ニュースリリース - 2020年10月12日

ニュースリリース - 2020年10月12日

シノプシスのIC Compiler Ⅱ、数十億ゲートからなるGraphcore社のAIプロセッサの シリコン一発完動を達成

第二世代のColossus IPU(7nm)の市場投入までにかかる期間の短縮を実現した革新的なAIチップ設計テクノロジ

 

概要

  • 業界をリードする設計容量と処理能力を備えた、シノプシス Fusion Platformの基幹ツールであるIC CompilerTMⅡが、590億超のトランジスタを集積した大規模なColossus IPUのインプリメンテーションにかかる期間を短縮
  • シノプシスのRTL to GDSⅡフロー内で提供されているAIチップ設計向けの革新的な最適化テクノロジが、業界最高水準の性能/消費電力/面積(PPA)を達成
  • IC CompilerⅡに緊密に統合された業界標準サインオフ・テクノロジにより、結果予測性の高いフローで、設計マージンがゼロの設計収束を実現

 

2020年10月12日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、Graphcore社 が、シノプシスのFusion Platformの基幹ツールであり、業界をリードする配置配線ソリューションであるIC CompilerⅡを用いて、先進の7nmプロセス・テクノロジで594億トランジスタを集積した同社の第二世代の  Intelligence Processing Unit(IPU)であるColossus MK2 GC200 の開発でシリコン一発完動を達成したと発表した。Graphcore社は、AIチップ設計に必要な高い設計可能容量と各種の革新テクノロジを提供するIC CompilerⅡの活用により、同社の大規模AIプロセッサの開発にかかる期間の短縮を実現した。最先端の消費電力最適化機能を搭載し、スタティックタイミング解析ソリューション PrimeTime®をはじめとする業界標準のサインオフ・テクノロジも統合したシノプシスのRTL to GDSⅡフローにより、Graphcore社は、革新的なPPAと最短期間での設計収束を達成した。

 

Graphcore社 シリコン担当副社長 Phil Horsfield氏は次のように語っている。「Design Compiler®やIC CompilerⅡをはじめとする業界最高水準のRTL to GDSⅡツールで構成されるシノプシス社のデジタル・フルフロー・ソリューションは、単一のベンダから提供される設計プラットフォームとして最も包括的なソリューションであり、当社最新のColossus IPUをスケジュール通りにテープアウトするのに欠くことのできないソリューションでした。同社との長年にわたる協業を通じて、我々はIC CompilerⅡが提供してくれる最先端のテクノロジを活用し、この最新鋭AIプロセッサの当初の性能/低消費電力目標を凌駕する結果を出すことができました。同社のIC CompilerⅡやFusion CompilerTMをベースにした協業を継続することにより、マシンラーニング・コンピューティングの限界性能を押し上げることができると確信しています」

 

Graphcore社の第二世代IPUのGC200は、1,472個のプロセッサ・コアと900メガバイト以上のオンチップ・メモリーを搭載した精緻を極めたチップであり、データセンター・スケールのAIアプリケーション向けに非常に高度な並列処理能力を提供する。IC CompilerⅡは、トップレベルの内部配線プランニング機能、ロジック再構築機能、配線密集を回避するマルチプレクサ最適化機能、フロー全体を通じたクロック/データ同時最適化機能など、AIデザインに不可欠な数々の機能を提供しており、複雑なAIアクセラレータ・チップで典型的な、MACベースの繰り返し接続機構の多いデザインで最高レベルのPPAを実現できる。大容量のデータモデルにより、数十億インスタンスのデザインを短時間で効率的に処理することができる。また、業界標準の各種サインオフ・エンジンとの連携により、結果相関性ならびに収束性が最も高いデザインを実現し、より短い期間での開発完了が可能となる。

 

シノプシス デザイン・グループ エンジニアリング担当副社長 Neeraj Kaulは次のように述べている。「Graphcore社の最新のColossus  IPUが示すように、AIチップは限界に近いような複雑化を遂げています。同社の最も複雑なチップに課せられた数々の困難な設計目標を同時に達成していくために、IC CompilerⅡに搭載されたAIデザイン向け最新設計機能を活用することで達成された今回の開発成功は、IC CompilerⅡが次世代のAIチップ設計のための理想的な配置配線ソリューションであることを象徴するものです」

 

今回の開発についてのGraphcore社 Phil Horsfield氏による詳細な説明は、現在アーカイブ公開中の Synopsys Digital Design Technology Symposium で視聴可能となっている。

また、シノプシス・ソリューションの詳細は https://www.synopsys.com/implementation-and-signoff.html より入手可能。

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

 

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941