ニュースリリース - 2019年3月21日

ニュースリリース - 2019年3月21日

シノプシス、低消費電力のニューラル・ネットワーク実装を実現するembARCマシンラーニング推論ソフトウェア・ライブラリの提供を開始

概要

  • 畳み込みニューラル・ネットワーク(CNN:convolutional neural network)ならびに再帰型ニューラル・ネットワーク(RNN:recurrent neural network)を使用する低消費電力IoTアプリケーション向けに最適化されたembARCマシンラーニング推論(MLI:Machine Learning Inference)ソフトウェア・ライブラリ

  • シノプシスの低消費電力プロセッサ DesignWare® ARC® EM DSPならびにHS DSPをサポート

  • 最適化がなされてない実装ソリューションと比較して2次元畳み込み層の性能が最大16倍に向上

  • RNN性能が5倍まで向上、長・短期記憶ユニット(LSTM:long short-term memory)モデルで構築したものも含めた様々なニューラル・ネットワーク接続を支援

  • オープンソース・ソフトウェアのMLIソフトウェア・ライブラリは、embARC.orgサイトより無償で入手可能

 

2019年3月21日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、シノプシスのプロセッサ DesignWare® ARC® EM DSPならびにHS DSPを組み込んだ低消費電力ニューラル・ネットワークSoCの開発を支援するembARC Machine Learning Inference(MLI)ソフトウェア・ライブラリの提供を開始すると発表した。embARC MLIソフトウェア・ライブラリは、様々なタイプのニューラル・ネットワーク層を実装するための最適化されたソリューションを提供し、音声検知/会話認識/センサーデータ処理など低消費電力/小面積が求められるアプリケーションで処理サイクル数を大幅に削減する。embARC MLIソフトウェア・ライブラリはARCプロセッサ向けのフリーもしくはオープンソースのソフトウェア/ドライバ/OS/ミドルウェアをweb経由で入手できるembARC.orgサイトより無償で入手できる。

 

Kneron社 創業者兼CEO Albert Liu氏は次のように語っている。「お客様各社に音声起動/音声認識の超低消費電力AIシステムをご提供するためには、ARC EM DSPプロセッサのような低消費電力/小面積のプロセッサIPが不可欠です。シノプシス社は、ARCベースSoCに短期間でマシンラーニング・アルゴリズムを実装するために必要となる基本カーネルも提供してくれます。それがembARC MLIソフトウェア・ライブラリです」

 

DesignWare ARC EMxDならびにHS4xD をサポートするembARC MLIソフトウェア・ライブラリは、中小規模のマシンラーニング・モデルでの効率的な推論機能の実装に不可欠なカーネルを提供している。消費電力とメモリー面積を抑制しつつ、LSTM、プーリング層、正規化線形関数などの活性化関数や、パディング(固定長データの余白への値の埋込み)/トランスポーズ(値の並べ替え)/コンカテネート(複数出力値の結合)などの推論実行手順を非常に効率よく実装できる。例えば、ARC EM9D上で実行するCIFAR-10などの低消費電力ニューラル・ネットワークのベンチマークは、同じクラスの他のプロセッサと比べて処理サイクル数を1/4にまで削減できる。また、空間方向の二次元畳み込み、接続が完了したRNNやLSTMセルといった様々なニューラル・ネットワーク層の性能が3~5倍に向上、2次元畳み込み層の性能は最大16倍に向上する。

 

シノプシス IPマーケティング担当副社長 John Koeterは次のように述べている。「エッジデバイスにマシンラーニング機能を組み込むに当たっては、消費電力と面積をいかに小さく抑えるかが重大な課題となります。当社の低消費電力プロセッサ ARC EM DSPならびにHS DSPでは様々なタイプのニューラル・ネットワーク層が実装可能になりましたので、開発者の皆様は、所望のARCプロセッサを使用して電力効率の高いAI向けSoCを開発することができます」

 

提供可能時期

embARC MLIソフトウェア・ライブラリは、既にembARC.orgサイトより入手可能。

 

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック・ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線・無線通信向けインターフェイス(業界標準プロトコル)IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。

詳細情報はhttps://www.synopsys.com/designwareより入手可能。

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

 

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941