ニュースリリース - 2021年5月26日

ニュースリリース - 2021年5月26日

シノプシスのデジタルならびにカスタム設計プラットフォームが TSMC社の最新の3nmプロセス・テクノロジ認証を取得

両社の協業により、次世代の、HPC、モバイル、5G、AI向けSoCの性能と電力効率を最適化できるメソドロジが実現

 

概要

  • シノプシスの設計ソリューションが、TSMC社の最新3nmプロセス・テクノロジのデザイン・ルール・マニュアル(DRM)ならびにSPICEモデル対応の認証を取得。
  • シノプシスとTSMC社の協業により、シノプシスのFusion Design PlatformならびにCustom Design Platformをベースにした最先端の設計ソリューションが実現。顧客企業各社は、TSMC社の最先端のプロセス・テクノロジがもたらす低消費電力/高性能/小面積(PPA)のメリットを最大化することが可能に。
  • 顧客企業各社のデザインで実証済のリファレンス・メソドロジにより、多数のテープアウトを達成。

 

2021年5月26日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、シノプシスのデジタルならびにカスタム設計プラットフォームが、TSMC社の最新3nmプロセス・テクノロジのDRMならびにプロセス・デザイン・キットに準拠していることを証明する認証を取得したことを発表した。今回の認証は、各種のツール/設計フロー/メソドロジを両社が協力して最適化していくための広範囲かつ長年にわたる協業の成果であり、顧客企業各社では、TSMC社の最新3nmプロセスのPPAのメリットを最大限引き出すことができるようになった。これにより、高性能コンピューティング(HPC)、モバイル、5G、AI向けの次世代SoCのイノベーションが加速する。この認証済みソリューション、達成済みの多数のテストチップのテープアウト、ベースになっているシノプシスの設計プラットフォームなどについての詳細は、6月1~2日に開催されるオンライン・イベント TSMC 2021 Online Tech Symposiumのシノプシス・ブースにて紹介される。

 

TSMC社 デザイン・インフラストラクチャ・マネージメント 副社長 Suk Lee氏は次のように語っている。「当社の最先端3nmプロセス・テクノロジで高性能/低消費電力のメリットを引き出すためには、新たな次元のEDAコラボレーションとイノベーションが不可欠です。シノプシス社との長年にわたる協業により、当社の最先端プロセスの活用が加速し、そのメリットを最大限に享受することが可能となりました。HPC、モバイル、5G、AI向けチップに更なる進化をもたらすため、今後もシノプシス社との緊密な協業を続けてまいります」

 

各種デジタル設計ソリューションを高度に統合したFusion Design Platformは、今回の最先端ノード・コラボレーションの根幹をなすソリューションであり、TSMC社の最新3nmプロセス向けデザインで、包括的かつフロー全体を通じた設計収束、各種サインオフ解析との緊密な相関性を実現することができる。配置配線ソリューションであるFusion CompilerTMならびにIC CompilerTMは、新しいグローバル配線ならびに詳細配線テクノロジにより、最適なタイミング結果品質を実現している。そしてフロー全体を通して活用できるトータル・パワー最適化テクノロジならびにコンカレントなリーガライゼーション/最適化テクノロジが、デザインに求められているトータル・パワー・プロファイルと全体としての最適なPPAを達成可能にしている。

 

今回の3nmコラボレーションで採用されたテクノロジの一つに、カラーリングやビア・ピラーを考慮した最適化や先進のプリップフロップ最適化を可能にする最先端配線テクノロジがある。これにより、高性能と低消費電力を両立させたデザインを実現することができる。Fusion Design Platformの中核をなす論理合成ソリューション Design Compiler® NXTにも、IC CompilerⅡによる配置配線結果との緊密なタイミング相関性によってより短期間での設計収束を実現するためのエンハンスメントが施されており、TSMC社の最新3nmプロセス向けの全てデザインは、そのメリットを享受できる。

 

さらにPrimeTime®による低電圧バリエーション・サポートやTSMC配置ルール・サポートにより、インプリメンテーション工程とサインオフ工程の両方で優れたECO収束が実現している。またPrimePowerは、3nmフィジカル・ルールのサポートにより、エンハンスメントが施されたStarRCTMの寄生容量抽出モデルを用いてリーク・パワーならびにダイナミック・パワーの非常に高精度なパワー・サインオフを達成できる。

 

TSMC最新3nmプロセス・テクノロジの認証を受けたサインオフ・ソリューションは、他にもカスタム・タイミング・サインオフ・ソリューション NanoTime、カスタム等価性検証ソリューション ESP、寄生抽出フィールド・ソルバー QuickCap® NXがある。またフィジカル検証サインオフ・ソリューション IC Validatorにも、最先端プロセスで必要となる全ての検証機能を搭載するためのエンハンスメントが施されている。密度を適正化するための新しいダミー・メタルフィル機能、レイアウト vs スケマティック検証のためのレイアウト依存効果チェック機能、デザインルール・チェックのためのデルタ電圧ルール・デバッグなどである。

 

Custom Design Platformの中核を担うCustom CompilerTMは、TSMC社の最先端プロセス向けデザインの設計生産性を大幅に向上させる設計/レイアウト・ソリューションである。シノプシスのDesignWare IP開発チームも含めTSMC 3nmプロセスの早期適用企業各社によって効果が証明された多数の新機能を搭載しており、3nmプロセス・テクノロジに求められる要件を満たすための工数を削減することができる。また、PrimeSimTM Continuumソリューションを構成する回路シミュレータであるPrimeSim HSPICE®、PrimeSim SPICE、PrimeSim Pro、PrimeSim XAにより、TSMC 3nmプロセス向けデザインの検証期間を短縮することができ、回路シミュレーションならびに信頼性解析にあたってサインオフ・カバレッジを達成することができる。

 

シノプシス デジタル・デザイン・グループ ジェネラルマネージャー コーポレート・スタッフ Shankar Krishnamoorthyは次のように述べている。「当社のお客様ならびにエコシステム各社は、新しいプロセス・テクノロジの採用を早め、設計限界を押し拡げることを可能にするTSMC社とシノプシスの緊密な協業によって、大きなメリットを享受していただけます。今回のTSMC最新3nmプロセス・テクノロジに向けたデジタル/カスタムR&Dコラボレーションは、新次元のテクノロジ・イノベーションをもたらしました。これにより、お客様各社では、この最新プロセスがもたらす設計課題を克服し、時期を逃すことなく各社の最先端製品のロードマップを描くための新たなる第一章を開くことが可能となりました」

 

TSMC最新3nmプロセス・テクノロジ向けのシノプシス・テクノロジ・ファイルは、TSMC社から提供される。TSMC社認証済みソリューションのデジタルならびにカスタム設計プラットフォームの詳細は、下記より入手可能。

https://www.synopsys.com/community/partners/tsmc.html

 

シノプシスについて

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、業界で最も広範囲をカバーしたアプリケーション・セキュリティ・テスティング・ソリューションならびにサービスを提供しているS&P 500カンパニーである。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、よりセキュアでハイ・クオリティなコードを開発しているソフトウェア開発者に、革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

 

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940