ニュースリリース - 2018年4月30日

ニュースリリース - 2018年4月30日

シノプシスのデジタルならびにカスタム・デザイン・プラットフォームが、TSMC社の 最先端5nmプロセスの早期デザイン適用に向け認証を取得

両社の緊密な協業により、このプロセスが提供する高性能/低消費電力/小面積のメリットを最先端デザインで活用可能に

 

概要

  • TSMC社の最新の5nmプロセス・テクノロジでデザイン・リソースを最大限活用しつつ低消費電力を実現できるよう最適化が施されたIC Compiler™ II により、この最先端ノードのメリットを最大限利用可能に

  • シノプシス・デザイン・プラットフォーム全体でサポートする低電圧動作の最先端モデリング

  • 回路シミュレータ HSPICE®、CustomSim™、FineSim®による5nm FinFETデバイス・モデリング、ならびにカスタム設計ソリューション Custom Compiler™によるレイアウトルール・サポート

 

2018年4月30日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、TSMC社の最先端5nmプロセス・テクノロジの最新バージョン・ベース・デザインの早期開始のサポートに向け、シノプシス・デザイン・プラットフォームが認証を受けたことを発表した。早期に開始したTSMC社との緊密な協業を通じて、IC Compiler II には、配線性とデザイン・リソース活用率を最大限高めるための次世代の配置/リーガライズ・テクノロジが搭載された。また同時最適化を可能にする設計テクノロジにより、超コンパクト・セル・ライブラリもIC Compiler II による配置配線、PrimeTime®ならびにStarRCによるECOクロージャーで利用できる。ノン-デフォルト・ルール・ハンドリングとレイヤ最適化の共通テクノロジにより、TSMC社の極端紫外線リソグラフィ(EUV)プロセスでの寄生最適化の余地がさらに最大化されており、RTL-to-GDSII インプリメンテーションの収束性をさらに高めた設計ソリューションとなっている。

 

TSMC社の5nmプロセスを活用した急成長マーケット向け差別化デザインを可能とするため、スタティックタイミング・サインオフ解析ソリューション PrimeTimeの最先端テクノロジをデジタル・インプリメンテーション・プラットフォーム全体を通じて活用可能となっている。プロセス・スケーリングや、急成長マーケット向け製品での低消費電力実現のために一般的に用いられる低電圧動作で増加するノンリニア・バリエーションを正確に把握するため、PrimeTimeのパラメトリック・オンチップ・バリエーション(POCV)解析機能が強化されている。

 

DRC、LVS、メタルフィルをサポートするフィジカル検証サインオフ・ソリューションIC Validatorも、今回のTSMC 5nmプロセス認証の対象である。TSMC社によるデザインルールのリリースと同時にランセットもリリースされる。TSMC社とシノプシスの高度な技術協力により、ポリ・メッシュ・フィル・エンハンスメントやLVS二階層抽出といった最先端プロセス機能も可能となっている。

 

堅牢なカスタムならびにアナログ/ミックスドシグナル(AMS)デザインの開発を加速するため、回路シミュレータ HSPICE、CustomSim、FineSimにも、TSMC 5nm FinFETプロセスに対応すべく機能強化が施されている。CustomSimの最先端IRドロップ/エレクトロマイグレーション信頼性解析機能との連携により、堅牢なAMSデザイン実現のための検証期間を短縮するソリューションとなっている。

 

TSMC社 デザイン・インフラストラクチャ・マーケティング担当 シニア・ディレクター Suk Lee氏は次のように語っている。「5nm実用化に向けたシノプシス社との協業は、低電圧動作でありながら高い性能を維持したデザインをお客様が実現できるようサポートするためのものです。お客様各社が当社の5nmプロセス・テクノロジを用いて性能/消費電力/面積の目標を達成し、デザイン性能をさらに押し上げて最大化できるよう、幅広いデザイン・スタイルでシノプシス社と協業してまいりました」

 

シノプシス デザイン・グループ マーケティング&ビジネス・デベロップメント担当コーポレート・バイス・プレジデント Michael Jacksonは次のように述べている。「5nmプロセスの先進性と複雑なデザイン・ルールに対応するためには、TSMC社との協業の開始時期を早める必要がありましたし、5nmプロセス早期適用企業各社とのエンゲージメントも前倒しする必要がありました。新しいプロセス・テクノロジは前代未聞のスピードで開発されていますが、当社とTSMC社の協業は、お客様による新しいノードでのデザインの確実な実現ならびに投資効果の最大化を確かなものとします」

 

シノプシス・デザイン・プラットフォームのテクノロジ・ファイル、ライブラリ、寄生データは、5nmプロセスでの早期デザイン開始に向けてTSMC社より提供される。TSMC 5nmプロセス認証を取得したシノプシス・デザイン・プラットフォームのツール群とその主要機能は以下のとおり。 

  • 配置配線ソリューション IC Compiler II

    フルカラー対応の配線/抽出機能、セル占有面積シュリンクを最小限に抑制する次世代配置/リーガライズ・テクノロジ、デザイン・リソース最大活用のための最先端リーガライズならびにピン・アクセス・モデリング、性能とデバイス・イールドの同時最大化を実現するためのフロー全体で適用可能なビア自動生成/挿入テクノロジ

  • スタティックタイミング・サインオフ解析ソリューション PrimeTime

    低電圧デザインのための最先端モデリング機能

  • RC抽出サインオフ・ソリューション StarRC

    FinFETデバイス抽出のための最先端モデリング機能

  • フィジカル検証サインオフ・ソリューション IC Validator

    DRC/LVS/フィル・ランセット。TSMC社によるデザインルールのリリースと同時にDRCランセットもリリース

  • 回路シミュレータ HSPICE、CustomSim、FineSim

    モンテカルロ特性のFinFETデバイス・モデリング、アナログ/ロジック/高周波/SRAM回路の高精度シミュレーション

  • カスタム設計ソリューション Custom Compiler

    TSMC 5nmデザインルール・サポート

  • カスタム・タイミング解析ソリューション NanoTime

    最先端のトランジション・ベースPOCV解析機能、エンベデッドSRAMとカスタムマクロのためのアグレッサー処理最適化によるシグナルインテグリティ解析機能強化

  • カスタム機能検証ソリューション ESP-CV

    SRAM/マクロ/ライブラリセルのためのトランジスタレベル・シンボリック等価性チェック

  • 信頼性解析ソリューション CustomSim™

    最先端のエレクトロマイグレーション・ルールに対応したダイナミック・トランジスタレベルIRドロップ/エレクトロマイグレーション解析機能 

 

シノプシスについて

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。

 

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941