Download Brochure
Contact Us
Contact Us
Contact Us
お問い合わせ
  • 会社
  • 会社
  • 投資家情報
  • コミュニティ
  • ニュースルーム
  • リソース
  • 採用情報
All Synopsys
+ シリコン設計および検証 + IP + ソフトウェア・インテグリティ + 会社
Support
SolvNetPlus Software Integrity Customer Community
各国サイト
简体中文 繁體中文 Русский English

DesignWare SoCインフラストラクチャIP

SoC統合向けに最適化

イノベーション加速のためのSoCインフラストラクチャIP

シノプシスは、ブロードバンド通信、マルチメディア、組み込みデータ収集などの様々向けシステム・オン・チップ（SoC）統合に最適化された、高品質なアナログIPをご提供します。

シノプシスは設計および検証に必要なSoCインフラストラクチャIPをご提供します。DesignWare®ライブラリには、データパスIP、AMBAオンチップ・バス・ファブリック、標準的なバス・インターフェイス向けのマイクロコントローラが含まれます。DesignWare minPowerコンポーネントは、実装することによりモバイル・アプリケーションのバッテリ持続時間を長くし、SoCの電力消費を削減することが可能な、低消費電力のデータパス・アーキテクチャおよびIPを備えています。

製品


アナログIPの選択メモリーIP/ロジックIPの選択

Synopsys Helps Advance IBM's Vision for AI Compute Performance

Synopsys and SiMa.ai Collaborate to Bring ML Inference to the Embedded Edge

Synopsys Demonstrates Industry’s First PCIe 5.0 IP Interoperability with Intel’s Processor

Reducing Latency in Cloud Computing SoCs: CXL, CCIX and PCIe IP

How to Use MIPI Interfaces to Accelerate Camera and Display SoC Designs

Pitfalls of IP Power Estimation for AI & Vision SoCs, and How to Avoid Them

AI SoC Chats: Protecting Data with Security IP

AI SoC Chats: Scaling AI Systems with Die-to-Die Interfaces

Synopsys and Intel Full System PCIe 5.0 Interoperability Success

Demo: Low-Power Machine Learning Inference with ARC EM9D Processor IP

Demo: Inuitive NU4000 SoC with ARC EV Processor Running SLAM and CNN

Holistic Verification and Validation of Automotive IP for Functional Safety SoCs

Emerging Memories for AI SoCs

Testing PCIe® 5.0 PHY Performance

エヌエスアイテクスが自動運転用SoC向けに複数のRISC-Vベース・カスタムプロセッサを開発

Orbbec Achieves First-Pass Silicon Success for 3D Camera

How Die-to-Die Connectivity Is Advancing High-Performance Computing

Quantifying the Benefits of AI in Edge Computing

Which Chip Interconnect Protocol is Better?

Technical Bulletin: Super Resolution, Cloud Computing, CXL, DDR, GPIO, ASIPs

Contact Us
その他のIPリソース