フィジカル検証

包括的なフィジカル検証

先端プロセス・ノードでの”インデザイン”フィジカル検証

シノプシスの包括的なサインオフDRC/LVSソリューションは、設計収束までの時間を大幅に短縮しつつ、優れたスケーラビリティと操作性を有し、ランセット開発を容易にする高いプログラム性を提供します。

包括的なフィジカル検証によるイノベーションの加速

シノプシスのデザイン・プラットフォームの一部であるIC Validatorによるフィジカル検証は、テクノロジを牽引する実績あるサインオフ・ソリューションで、設計ルール・チェック(DRC)、接続性検証、レイアウト対回路図比較(LVS)、メタルフィル挿入、製造可能性のための設計(DFM)強化を提供します。IC Validatorは、主流ノード、また20nm以下の最先端ノードのサインオフ・ソリューションとして、すべての主要ファウンドリによってサポートされています。これには、IC Compiler/IC Compiler IIフィジカル・インプリメンテーション、StarRC寄生素子抽出、Custom Compilerミックスドシグナル設計などの主な設計ツールへの緊密なリンクが含まれています。IC Validatorの”インデザイン”フィジカル検証は、IC CompilerおよびIC Compiler II環境内における、タイミング・アウェアなメタルフィル、DRC修正、ダブルおよびトリプル・パターン修正などにより、デザイン収束を加速します。