優れたQoRと生産性を実現

設計の消費電力、性能、面積、歩留りを最適化

FinFET設計の90%を支えるテクノロジ

シノプシスのデザイン・プラットフォームを使用することにより、消費電力、性能、面積、歩留りが最適化された高度なデジタル、カスタム、およびアナログ/ミックスドシグナル設計を短期間で開発できます。今日、ほとんどの最先端のFinFET量産製品設計が、シノプシスのツールを使用して実現されています。また、FinFETプロセス専用に開発された最適化テクノロジの多くは、28nmなどの従来のノードでの設計にも役立ちます。

業界をリードするデジタル設計テクノロジ 

  • Design Compiler®ファミリーの合成ツールとテスト・ツールが最速で最高の予測性を備えたRTLインプリメンテーションを実現
  • 次世代の配置配線システムIC Compiler™ IIで業界最高のQoRを実現
  • 次世代のATPG/診断ソリューションTetraMax® IIでテスト・パターン生成期間を数日単位から数時間単位に短縮 

ビジュアルアシストによる自動化でFinFETのカスタム設計を迅速化

  • Custom Compiler™のビジュアルアシストによる自動化でFinFET設計作業期間を数日単位から数時間単位に短縮
  • 業界をリードするCustomSim™、FineSim®、HSPICE®の各回路シミュレータで精度、性能、容量を確保

サインオフの業界標準

  • PrimeTime®のツール群を利用してタイミング、シグナル・インテグリティ、消費電力、およびばらつきを考慮した解析を実施
  • PrimeRailの"インデザイン"消費電力解析でIRドロップやエレクトロマイグレーションの問題を設計初期段階で発見し修正することにより、高コストにつく設計後期でのやり直し工程が不要
  • StarRC™寄生抽出ツールで複数パターニングの高度なFinFETテクノロジの物理効果をモデル化

テープアウト実績のあるフィジカル検証

  • IC Validatorのフィジカル検証で"インデザイン"サインオフ解析および設計ルール違反の自動修正を行い、デザイン収束をスピードアップ(複数パターニングのFinFET設計を含む)
  • IC Validatorの高性能エンジンとインテリジェントなマルチコア・スケーラビリティにより最終的なDRC/LVS/FILLサインオフまでの期間を短縮

シノプシスのデザイン・プラットフォーム

FinFET設計の90%を支えるテクノロジ 

関連資料