DC Explorer

DC Explorer

設計スケジュールを短縮する設計初期段階でのRTLエクスプロレーション

DC Explorerは、設計初期段階でRTLエクスプロレーション(RTLの検討)を行うためのツールです。これにより、RTL合成のための的確なスタートポイントを生成し、デザイン・インプリメンテーション時間を短縮することができます。DC Explorerは未完成のデザイン・データにも対応し、DC Ultra(Topographical)とのタイミング/エリアの誤差を10%以内に抑えつつ5〜10倍の速度で実行できるため、開発初期段階でインプリメンテーション結果を確認することができるようになります。設計者は、DC Explorerにより設計の早い段階においてさまざまなデザイン構成でのwhat-if解析を効率的に実行することにより、高品質なRTLと制約の開発を加速し、短期に収束性の高いデザインフローを実行できます。また、DC Explorerは、IC Compilerによるフィジカル・エクスプロレーションに使用できる初期段階のネットリストを生成します。プッシュボタン方式により、IC Compilerのデザイン・プランニング機能をRTLエクスプロレーション環境内で利用できます。これにより、設計の初期段階でフロアプランの作成および修正を簡単に行うことができます。 

設計初期段階でのエクスプロレーションによる合成と配置/配線の高速化

高速で収束性の高い設計フローを実現する高品質のRTLと制約条件の迅速な開発を可能にするDC Explorer 

主な特長

  • 初期段階でのRTLエクスプロレーションでRTL合成のための的確な入力データを作成
  • 未完成のデザイン・データを使用できるため、高品質のRTLおよび制約条件の迅速な開発が可能
  • 合成前後に配線混雑解析およびレポートを実行することにより、初期段階でRTLへのフィードバックを取得
  • RTL解析とタイミング改善可能なロジックのレベルを表示するヒストグラム
  • RTL、スケマティック、タイミング・レポート、配線混雑度およびフィジカル・ビューのクロスプロービングによるデバッグの高速化
  • RTL合成と比べて5〜10倍の実行速度による効率的なwhat-if解析
  • 設計フローの早い段階で、DC Ultra(Topographical)とのタイミング、 エリアの相関が10%の精度でインプリメンテーション結果を予測
  • フィジカル制約の読み込みによりDC Ultra(Topographical)との相関性が向上(オプション機能)
  • プッシュボタン方式で利用できるIC Compilerのデザイン・プランニング機能により、フロアプランの開発とエクスプロレーションの期間を短縮
  • DC Ultraと互換性のあるスクリプトにより既存フローへの導入が容易
  • パワー・インテントを早期開発するためのUPFサポート
  • マルチコア・プラットフォームのサポートにより4コアでさらに2倍のスピードアップ