スプレッドシートはデータの集計には適していますが、パフォーマンスや消費電力を推定して設計の意思決定を行うには静的なスプレッドシートの精度では不十分で、
ダイナミック・シミュレーションが必要となります。しかし従来のRTLシミュレーションは時間がかかりすぎる上、システムのパフォーマンス解析に必要なコンフィギュレーションの柔軟性や可視性も得られません。また、アーキテクチャ解析の時点では、RTL自体がない場合もあります。こうした理由により、過剰設計や過小設計、コスト上昇、スケジュール遅延、リスピンなどのリスクが発生します。
シノプシスのPlatform Architectは、アーキテクトやシステム設計者がマルチコアSoCアーキテクチャのパフォーマンス/消費電力解析と最適化を開発早期段階で効率よく行えるようにSystemC TLMツールと手法を提供します。また、シノプシスがご提供するアーキテクチャ設計モデルとCoStart支援サービスを併用するとアーキテクチャ設計の期間をさらに短縮できます。
ハイライト
シノプシスのPlatform Architectは、次世代SoCアーキテクチャのシステムレベルのパフォーマンスと消費電力の計測、コンフィギュレーション、シミュレーション、解析をSystemC TLM標準に基づいたグラフィカルな環境で行えるソリューションです。Platform Architectは、特にグローバル・ インターコネクトやメモリー・サブシステムなどSoCインフラストラクチャのハードウェア/ソフトウェア分割とコンフィギュレーションを検討し、システムのパフォーマンス、消費電力、コストの目標に合わせて最適化を行います。
TATの短縮、強力な解析結果表示、豊富なモデルなどの特長を備えたPlatform Architectは、ARM AMBAベースSoCのシステムレベル・パフォーマンスの解析と最適化ソリューションとして業界をリードしています。Platform Architectは、組み込みシステムのソリューションとして世界中の大手システムOEMや半導体企業に採用されており、製品量産実績も豊富です。
マルチコア・システムのハードウェア/ソフトウェア分割と最適化
マルチコア最適化テクノロジを搭載したPlatform Architectでは、最終製品のタスクドリブンのワークロード・モデルを作成し、早期段階でアーキテクチャ解析を行うことができます。
トレース・ドリブン・トラフィック・ジェネレータを利用したインターコネクトおよびメモリー・サブシステムのパフォーマンス最適化
トレース・ドリブン・トラフィック・ジェネレータは、特にバックボーンのSoCインターコネクトとグローバル・メモリー・サブシステムの最適化とパフォーマンス検証に関連するアーキテクチャ設計の課題に対処できるように設計されています。
プロセッサ・モデルとパフォーマンス・クリティカルなソフトウェアを使用したハードウェア/ソフトウェア・ パフォーマンス検証
アーキテクチャ検討が完了したら、トレース・ドリブンとタスク・ドリブンのトラフィック・ジェネレータをサイクル精度のプロセッサ・モデルで置き換えてアーキテクチャ候補のモデルをさらに洗練します。
マルチコア・システムの早期段階での最適化のためのアプリケーション・タスク解析
TLMポート・トランザクション・トレースと解析を利用したモデル・デバッグ
ピボット・チャートを利用した結果の集計と検討が可能な感度解析
バス経路とリソース使用量に関する統計情報に基づいた根本原因解析
ハードウェア/ソフトウェア解析の組み合わせによるアーキテクチャ検証
IEEE 1666-2011 SystemC TLM-2.0標準に完全準拠した環境
シノプシスのPlatform ArchitectはIEEE 1666-2011 SystemC-2.0 Language Reference Manual（LRM）との完全な互換性を備えたネイティブSystemC環境です。この環境では、次のように抽象度が混在したモデルのアセンブリ、シミュレーション、解析が行えます。
