Platform Architect MCO

Platform Architect

SoCアーキテクチャのパフォーマンス/消費電力の解析と最適化

スプレッドシートはデータの集計には適していますが、パフォーマンスや消費電力を推定して設計の意思決定を行うには静的なスプレッドシートの精度では不十分で、

ダイナミック・シミュレーションが必要となります。しかし従来のRTLシミュレーションは時間がかかりすぎる上、システムのパフォーマンス解析に必要なコンフィギュレーションの柔軟性や可視性も得られません。また、アーキテクチャ解析の時点では、RTL自体がない場合もあります。こうした理由により、過剰設計や過小設計、コスト上昇、スケジュール遅延、リスピンなどのリスクが発生します。

シノプシスのPlatform Architectは、アーキテクトやシステム設計者がマルチコアSoCアーキテクチャのパフォーマンス/消費電力解析と最適化を開発早期段階で効率よく行えるようにSystemC TLMツールと手法を提供します。また、シノプシスがご提供するアーキテクチャ設計モデルCoStart支援サービスを併用するとアーキテクチャ設計の期間をさらに短縮できます。

Platform Architect

ハイライト

  • マルチコア・システムのハードウェア/ソフトウェア分割と最適化
  • SoCインターコネクトとメモリー・サブシステムのパフォーマンス/消費電力を最適化
  • トラフィック・ジェネレータやサイクル精度TLMインターコネクト・モデルを使用した効率的なアーキテクチャ検討
  • 回路動作/パフォーマンス/消費電力解析結果の統合可視化機能で根本原因解析をサポート
  • 感度解析をサポート(スプレッドシートでパラメータ入力、解析結果をスプレッドシートで表示)
  • サイクル精度のTLMプロセッサ・モデルを使用したハードウェア/ソフトウェア検証
  • IEEE 1666-2011 SystemC TLM-2.0標準に準拠した環境

 

AMBAベースのSoCのグラフィカルな設計

シノプシスのPlatform Architectは、次世代SoCアーキテクチャのシステムレベルのパフォーマンスと消費電力の計測、コンフィギュレーション、シミュレーション、解析をSystemC TLM標準に基づいたグラフィカルな環境で行えるソリューションです。Platform Architectは、特にグローバル・ インターコネクトやメモリー・サブシステムなどSoCインフラストラクチャのハードウェア/ソフトウェア分割とコンフィギュレーションを検討し、システムのパフォーマンス、消費電力、コストの目標に合わせて最適化を行います。

TATの短縮、強力な解析結果表示、豊富なモデルなどの特長を備えたPlatform Architectは、ARM AMBAベースSoCのシステムレベル・パフォーマンスの解析と最適化ソリューションとして業界をリードしています。Platform Architectは、組み込みシステムのソリューションとして世界中の大手システムOEMや半導体企業に採用されており、製品量産実績も豊富です。

解析と最適化

マルチコア・システムのハードウェア/ソフトウェア分割と最適化
マルチコア最適化テクノロジを搭載したPlatform Architectでは、最終製品のタスクドリブンのワークロード・モデルを作成し、早期段階でアーキテクチャ解析を行うことができます。

  • 汎用タスク・モデルを使用して「タスクグラフ」と呼ばれるアプリケーションのSystemCパフォーマンス・モデルを容易に作成可能
  • タスクグラフを使用して並列アプリケーション・タスクのパフォーマンス・ワークロードをVPU(Virtual Processing Unit)のタスクドリブン・トラフィック・ジェネレータにマッピング
  • シミュレーションとタスク解析を実行し、アプリケーション・ソフトウェアが利用可能になる前にハードウェア/ソフトウェア分割を最適化してシステム・パフォーマンスの最大化が可能
  • タスクグラフはタスクドリブン・トラフィック・ジェネレータとして完全に再利用でき、トレース・ドリブン・トラフィック・ジェネレータと組み合わせてインターコネクトおよびメモリー・サブシステムの性能最適化が可能

トレース・ドリブン・トラフィック・ジェネレータを利用したインターコネクトおよびメモリー・サブシステムのパフォーマンス最適化
トレース・ドリブン・トラフィック・ジェネレータは、特にバックボーンのSoCインターコネクトとグローバル・メモリー・サブシステムの最適化とパフォーマンス検証に関連するアーキテクチャ設計の課題に対処できるように設計されています。

  • トラフィック・ジェネレータを用いてダイナミック・アプリケーション・ワークロードをモデリングし、ソフトウェアが利用可能になる前の早期段階でシステム・パフォーマンスを計測
  • シミュレーションでパラメータ・スイープを実行して解析データを収集し、あらゆるアーキテクチャ構成についてすべてのトラフィック・シナリオを検討
  • トランザクション・トレースや統計的解析結果をグラフィカルに表示する強力な可視化ツールを利用して、ボトルネックを発見し、その原因をつきとめ、 個々のパラメータ(または複数のパラメータの組み合わせ)がシステム・パフォーマンスや消費電力に与える影響を調査
  • こうして得られた実行可能な仕様を用いて、あらゆる動作条件下でSoCのすべてのコンポーネントのレイテンシー、帯域幅、消費電力の要件を満たせるSoCインターコネクトとメモリー・サブシステムを適切にサイジング

プロセッサ・モデルとパフォーマンス・クリティカルなソフトウェアを使用したハードウェア/ソフトウェア・ パフォーマンス検証
アーキテクチャ検討が完了したら、トレース・ドリブンとタスク・ドリブンのトラフィック・ジェネレータをサイクル精度のプロセッサ・モデルで置き換えてアーキテクチャ候補のモデルをさらに洗練します。

  • これにより、アーキテクチャ開発者は利用可能なパフォーマンス・クリティカル・ソフトウェアを使用してアーキテクチャ候補の検証を実行可能
  • ソフトウェアとハードウェアの解析結果を同時に表示すると独自のシステムレベルの可視性が向上し、パフォーマンスと消費電力の測定や目標達成の確認も容易
アプリケーション・タスク解析

マルチコア・システムの早期段階での最適化のためのアプリケーション・タスク解析

モデル・デバッグ

TLMポート・トランザクション・トレースと解析を利用したモデル・デバッグ

感度解析

ピボット・チャートを利用した結果の集計と検討が可能な感度解析

根本原因解析

バス経路とリソース使用量に関する統計情報に基づいた根本原因解析

ハードウェア/ソフトウェア解析

ハードウェア/ソフトウェア解析の組み合わせによるアーキテクチャ検証

SystemC

IEEE 1666-2011 SystemC TLM-2.0標準に完全準拠した環境
シノプシスのPlatform ArchitectはIEEE 1666-2011 SystemC-2.0 Language Reference Manual(LRM)との完全な互換性を備えたネイティブSystemC環境です。この環境では、次のように抽象度が混在したモデルのアセンブリ、シミュレーション、解析が行えます。

  • 業界標準のIEEE 1666-2011 TLM-2.0とAccellera Systems Initiative(ASI)TLMを採用したSystemCトランザクションレベル・モデル。オープンなシノプシスSystemC Modeling Library(SCML) APIライブラリにより、再利用性の高いTLM-2.0ベースの ペリフェラル・モデリングが可能
  • SystemC/HDLコ・シミュレーションやシノプシスVCSと他社製HDLシミュレーション環境の混在により、RTLメモリー・コントローラとその他のIPコンポーネントの再利用が可能
  • Platform Architectでアーキテクチャ解析に使用したモデルを再利用してシノプシス・バーチャル・プロトタイプを作成し、ソフトウェア開発やソフトウェア・ドリブン検証を短期間で実行可能