DesignWare Die-to-Die PHY IPソリューション

MCMサブストレートまたはシリコンインターポーザ

概要

消費電力、性能、面積の効率に優れたPHYを含む、ハイパースケール・データセンター、AI、ネットワーキングなどの用途向けハイパフォーマンスコンピューティングSoCに最適なDesignWare® Die-to-Die IPソリューション 先進FinFETプロセス向けPHYは高い柔軟性とコンフィギュアビリティを備え、対象となるパッケージング・テクノロジを問わず、ビーチフロントで最大2Tbps/mmの最適データ・スループット密度を実現します。USR/XSR PHY IPは、高速SerDes PHYテクノロジを活用してUSR/XSRリンク1レーンあたり112Gbpsを実現します。High-Bandwidth Interconnect (HBI) PHY IPは、wideパラレルバステクノロジを利用して1ピンあたり4Gbpsの低レイテンシーダイ間接続を実現します。