すべてのDFI対応DDR PHYはシノプシス独自のDesignWare DDR PHY Compilerでサポートされています。シノプシスのDesignWare拡張ユニバーサルDDRメモリ/プロトコル・コントローラIPはDFI互換インターフェイスを搭載しており、低レイテンシーと少ないゲート数でありながら、広帯域を実現しています。特定用途向けの付加機能としてAMBA AXI/AXI4のQoSとRAS機能があり、面積と機能のご要望に沿ったコントローラを提供します。
また、シノプシスのDesignWare HBM2 IPを利用すれば、DDR4 IPの12倍の帯域幅が実現し、グラフィック、高性能コンピューティング、ネットワーキング向けSoCの電力効率が10倍向上します。
DDR5 IPにご興味のあるお客様は、当社までお問い合わせください。追って詳細をご連絡します。