すべてのDFI対応DDR PHYはシノプシス独自のDesignWare DDR PHY Compilerでサポートされています。シノプシスのDesignWare拡張ユニバーサルDDRメモリ/プロトコル・コントローラIPはDFI互換インターフェイスを搭載しており、低レイテンシーと少ないゲート数でありながら、広帯域を実現しています。特定用途向けの付加機能としてAMBA AXI/AXI4のQoSとRAS機能があり、面積と機能のご要望に沿ったコントローラを提供します。
また、シノプシスのDesignWare HBM2 IPを利用すれば、DDR4 IPの12倍の帯域幅が実現し、グラフィック、高性能コンピューティング、ネットワーキング向けSoCの電力効率が10倍向上します。
DDR5 IPにご興味のあるお客様は、当社までお問い合わせください。追って詳細をご連絡します。
| DesignWare DDR PHY | 対応SDRAM / 最大データ転送速度 |
メモリー・インターフェイス コントローラ |
一般的な用途 |
| LPDDR5/4/4X PHY | LPDDR5 / 6400 Mbps LPDDR4 / 4267 Mbps LPDDR4X / 4267 Mbps |
DFI 5.0 | 最大6400Mbpsに対応する高性能なモバイルSDRAMを必要とする16nm以下の設計 |
| DDR5/4 PHY | DDR5 / 4800Mbps DDR4 / 3200Mbps |
DFI 5.0 | 最大4800Mbpsに対応する高性能なDDR5/4を必要とする16nm以下の設計 |
| DDR4/3 PHY | DDR4 / 3200Mbps DDR3 / 2133Mbps DDR3L / 2133Mbps |
DFI 4.0 | 最大3200Mbpsに対応する高性能なDDR4/3を必要とする28nm以下の設計 |
| LPDDR4 multiPHY | LPDDR4 / 4267Mbps LPDDR3 / 2133Mbps DDR4 / 3200Mbps DDR3 / 2133Mbps DDR3L / 2133Mbps |
DFI 4.0 | 最大4267Mbpsに対応する高性能なモバイルSDRAM（LPDDR4/3）、および最大3200Mbpsに対応する高性能なDDR4/3を必要とする28nm以下の小型メモリー・サブシステム向け設計（14/16/10nm FinFETなど） |
| DDR4 multiPHY | DDR4 / 2667Mbps DDR3 / 2133Mbps DDR3L / 1866Mbps LPDDR2 / 1066Mbps LPDDR3 / 2133Mbps |
DFI 3.1 | 最大2667Mbpsに対応する高性能なDDR4/3、および最大2133Mbpsに対応する高性能なモバイルSDRAM·(LPDDR3/2)を必要とする28nm以下の設計 |
| Gen 2 DDR multiPHY | DDR3 / 2133Mbps DDR3L / 1866Mbps LPDDR2 / 1066Mbps LPDDR3 / 2133Mbps |
DFI 3.1 | 最大2133Mbpsに対応する高性能なモバイルSDRAM（LPDDR3/2）、および最大2133Mbpsに対応する高性能なDDR3を必要とする28nm以下の設計 |
| DDR3/2 SDRAM PHY | DDR3 / 2133Mbps DDR3L / 1600Mbps DDR2 / 1066Mbps |
DFI 2.1 | 最大2133Mbpsに対応する高性能なDDR3を必要とする65～28nmの設計 |
| DDR multiPHY | DDR3 / 1066Mbps DDR3L / 1066Mbps DDR2 / 1066Mbps LPDDR / 400Mbps LPDDR2 / 1066Mbps |
DFI 2.1 | 最大1066Mbpsに対応するDDR3/DDR2とLPDDR/LPDDR2のサポートを必要とする65～28nmの設計 |