DSO.ai
もっと詳しく知る →
シグナル/パワー・インテグリティとIPハードニング
インターフェイスIPハードニングとシグナル/パワー・インテグリティ解析
SoCへの統合支援、高度なシグナル/パワー・インテグリティ解析のご提供を通じて、シノプシスのエキスパートがRTLからGDSIIまでサポートし、DesignWare IPのハードニングを実現します。
ハードニングとSIPIコンサルテーションの組み合わせによりLPDDR4-3200インターフェイス全体で+32psのマージンが実現し、このIPサブシステムの利用により全体的な設計期間が短縮されました。"
ASIC設計ディレクター
|業界をリードするミックスドシグナル半導体企業
IPハードニングによるスムーズなPHY統合
SoCの性能、フロアプラン、パッドリングの要件はお客様に応じて固有であるため、お客様のニーズに応じてカスタマイズ可能なIPが求められます。解析と設計パラメータの微調整が伴うため、手作業で実装を最適化することは困難な場合がありますが、シノプシスのIPハードニングのエキスパートは自動化されたハードニング・フローを用いて実装結果の向上を繰り返し、生産性を高め設計の早期完成を実現します。
シグナル/パワー・インテグリティ解析
高性能なインターフェイスを実現するには、設計およびレイアウトの段階で十分に管理されたシグナル/パワー・インテグリティ環境が必要です。シノプシスは厳密なスキュー調整、最適化された終端抵抗値、クリーンなリファレンス・レベルでこのような環境をサポートし、シグナル/パワー・インテグリティの目標を確実に達成できるようお手伝いします。
シグナル・インテグリティ・レポート・サービスでは、以下の項目を評価します。
- オンチップ・デカップリング・キャパシタンス
- 電源ピンとグランド・ピン
- PHY およびSDRAMターミネーション戦略
- SoCパッケージ設計
- PCBスタックアップとトレース幅/間隔
- 所定データ転送速度でのパフォーマンス
- 読み取り/書き込み/アドレス/コマンド/制御のタイミング・バジェット
準備はできていますか
IPハードニングの方法、およびシグナル/パワー・インテグリティのエキスパートによる設計支援の詳細についてはお問い合わせください。