Design Technology Co-Optimization

プロセス開発の期間とコストを削減

Design Technology Co-Optimization(DTCO)は、半導体製造における先進プロセスの開発に要するコストと開発期間の短縮を支援するメソドロジです。シノプシスのDTCOソリューションを利用することにより、性能、消費電力、面積(PPA)のデザイン指標を用いながら新しいトランジスタ・アーキテクチャ、半導体素材、その他のプロセスのオプションを効率的に評価し、絞り込んでいくことができます。

DTCOの適用により、テクノロジ開発チームは、マスク合成ツール Proteusとリソグラフィ・モデリングツールSentaurus Lithographyを用いて新しいパターニング・テクニックを開発し、QuantumATKを用いて新素材のモデリングを行い、TCADシミュレータ SentaurusやProcess Explorerを用いて新しいトランジスタ・アーキテクチャを評価および最適化し、Mysticを用いてコンパクト・モデルのパラメータ抽出を行うことができます。また、こうしたプロセス・オプションから導き出されたデザインルールを用いてSiliconSmartおよびHSPICEでスタンダードセル・ライブラリのデザインやキャラクタライズを実行し、IC Compiler II、StarRC、PrimeTime、IC Validatorで構成されたシノプシスのFusionテクノロジ・フィジカル・インプリメンテーション・フローを用いて、ブロックレベルでPPAの評価を行うことができます。

シノプシスのDTCOフロー

シノプシスのDTCOソリューションの利点

  • ウェハ製造前に半導体素材、リソグラフィ、トランジスタ・プロセスの各オプションに対する高精度なシミュレーションを実現する、実績あるシノプシスのTCADおよびマスク合成ツール
  • Fusionテクノロジによるスタンダードセルと機能ブロックのコンカレント・デザインにより、現実に即したデザイン・コンテキストでプロセスのオプションを評価し、プロセス開発チームにフィードバックを提供
  • 過剰設計やデザイン・フローのランタイム・オーバーヘッドを抑制して信頼性の高いデザインを実現するために、HSPICEシミュレーション用のばらつき考慮のモデルや、StarRCによる寄生抽出、PrimeTimeによるスタティック・タイミング解析(STA)を用い、ばらつきがタイミングや消費電力に及ぼす影響を正確にモデル化