実チップ、生産で実証済みのFinFETソリューション

シノプシスのデザイン・プラットフォームが現在量産されているFinFET設計の90%を実現

次世代SoC設計の実現

シノプシスは最先端のプロセス・ノードに対応した最先端ソリューションの提供に優れた実績があります。シノプシスはIDM、ファウンドリ、研究機関との協業により業界で最も包括的で効果的なFinFETソリューションを提供しています。世界の大部分のFinFETデバイスは、シノプシスのTCADツールを使用して設計されています。シノプシスは、FinFET用のシリコン実証されたIPの広範囲なポートフォリオを提供しており、主な量産SoCの90%以上がシノプシスのデザイン・プラットフォームを使用して設計されてきました。シノプシスの新しいCustom Compiler™ビジュアル・アシストによるカスタム・レイアウト・ソリューションは、インプリメンテーション加速化のために開発されており、FinFETカスタム設計作業にかかる時間を数日から数時間に短縮します。

主な特長

  • プロセス開発、SPICE、デザイン・インプリメンテーション、IPにわたる広範なシリコン実証済みのFinFET対応EDAソリューション
  • 最新モデルの開発、プロセス開発、認定を目的とし、早い段階からファウンドリ各社や研究機関と協業
  • 20nmプレーナや16/14nm以下のFinFETといった3D-IC統合を伴う製造ルールで発生するダブル・パターニング、3Dトランジスタなどの新しい課題に対応する包括的なソリューション
  • 導入が透過的、また高度なプロセス・テクノロジへの移行が容易であるため、既存の手法への影響を軽減
  • LSI設計、インプリメンテーション、およびサインオフのためのソリューションがファウンドリ認証済みで完成しているため、初回製造を成功に導くことが可能

 

設計の課題

FinFETなどの高度なジオメトリ・ノードでは、一部のインプリメンテーション・ツールに影響を及ぼす重大な設計・製造上の課題が生じます。特に、複雑なマルチ・パターニング・リソグラフィには以下の要件があります。

  • マスクを適切かつ効果的に着色できるように、ルールを認識した配置と配線
  • フロー全体にわたる”インデザイン”フィジカル検証により、時間のかかる先の見えないやり直し工程を削減
  • 製造上のばらつきを考慮に入れたより高度で正確な寄生抽出およびタイミング解析

ジオメトリ・ノードが高度になると、数GHz以上の動作周波数で動作する設計が可能になります。これを実現するには、高い予測性を備えたツールで設計フロー全体にわたるモデリング、ガイダンス、解析の向上に対応する必要があります。次世代の設計のサイズと性能を実現するには、ツールのさらなるキャパシティ、マルチコア処理による実行速度の高速化、生産性を最大にするための統合設計環境が必要となります。シノプシスの最先端プロセスのソリューションはファウンドリ認証済みであり、開発期間を短縮する以下の機能を提供します。

  • 設計初期段階でのRTLデザイン・エクスプロレーションとブロック・フィージビリティ解析
  • 合成から配置配線までのフィジカル・ガイダンス
  • 高度なミックスドシグナル要件に対応するデジタルとカスタムの協調設計
  • "インデザイン"フィジカル検証と複雑な設計ルールの自動検出、修正
  • 抽出およびサインオフ機能とインプリメンテーション・ツールの密接な連携
  • サインオフ解析によるフィジカルECOガイダンス機能とリーク・リカバリ機能

ファウンドリ・パートナーとコンソーシアム

シノプシスは、主要なファウンドリ、コンソーシアム、エコシステム・パートナーと積極的に協力して、FinFETプロセス・テクノロジに関する重大な課題の解決に努めています。これにより、可能な限りの短期間でファウンドリ認証済みソリューションをご提供しています。