RTL合成とテスト

業界随一の包括的な合成およびテスト・ソリューション

Design Compiler Graphicalによる
イノベーションの促進

「Design Compiler Graphicalを使用したことで、チップ速度を10%高速化するとともに、IC Compilerとの相関性を格段に高めることができています。面積の縮小にもつながり、Design Compiler Graphicalは今では設計フローの標準コンポーネントになっています。」 - Mellanox Technologies社

設計のイノベーションを促進し生産性を最大限に

シノプシスのDesign Compiler製品ファミリーは、生産性を最適化するRTL合成およびテストのための完全なソリューションです。Design Compiler Graphicalでは、IC Compiler II配置配線による高度の最適化と共有テクノロジを使用しており、すべてのプロセス・ノードの結果品質を最大限に引き上げます。また、RTL設計者は、フィジカル・インプリメンテーションの前に配線混雑を予測および可視化して問題を軽減し、フロアプランを検討することが可能になります。

Design Compilerファミリには、高品質の製造テストおよび試作チップへの高速でコスト効率の高いパスを提供し、ローパワーの合成および最適化を実現する合成ベースのテスト・ソリューション、Power Compiler、等価検証ツールFormality、合成可能なIPの豊富さで群を抜くDesignWareライブラリなども含まれています。