IC Compiler

配置配線システム

IC Compiler™配置配線システムは、収束性の高い、チップレベルのフィジカル・インプリメンテーション・ツールです。フラットおよび階層設計のデザイン・プランニング、配置、クロックツリー合成、配線と最適化、DFM、ローパワーの機能を備えており、高度なデザインも遅滞なく実現することが可能です。シノプシスの最新の配置配線システムについては、IC Compiler IIを参照してください。

主な特長

  • IC Compilerは、主流のプロセス・テクノロジ・ノードと新世代プロセス・テクノロジ・ノードの両方の設計に対応する完全な配置配線システムです。
  • IC Compilerの階層設計テクノロジを利用して高性能なデザイン・プランニングと設計初期段階でのチップレベルのデザイン検討・解析機能を実現し、大規模で複雑なデザインに対応することができます。
  • IC Compilerはダイ・サイズの縮小と結果予測性の高いデザイン収束を可能にするため、設計コストを削減します。
  • Zrouteデジタル配線テクノロジを搭載したIC Compilerは、先進の配線アルゴリズムとコンカレントDFM最適化、マルチスレッディングを利用してDFMの向上とTATの短縮を実現します。
  • IC Compilerの"インデザイン"テクノロジとIC ValidatorサインオフDRC/メタルフィル・ソリューションとのシームレスな統合によって、インプリメンテーション段階での製造コンプライアンスの課題の緩和と早期サインオフ収束を可能にします。
  • IC Compilerはシノプシスのデザイン・プラットフォームの一部として、業界標準のサインオフ・ソリューション(PrimeTime SIおよびStarRC)との高い相関性を持ち、Design Compiler Graphicalとも効率的にリンクしています。
IC CompilerおよびIC Compiler IIは、シノプシスのデザイン・プラットフォームの包括的な配置配線エンジンです。