SoC設計でのIPの再利用の増加に伴い課題となっていることは、新規または新バージョン設計の作成時に必要とされるシステム/サブシステムの組み立てのためのソースとなるRTLの管理や、RTL変更の取り扱いです。RTLを再構築するための管理・修正ツールを備えたGenSysは、“correct-by-construction(修正を繰り返しながら構築する)“手法によるRTL設計の組み立てを可能にする環境であり、フロントエンド設計の生産性の向上を実現します。
Sondrel社、レガシー設計ツールを一新し、シノプシスのFusion Design PlatformとVerification Continuumに置き換え
シノプシスとSamsung Foundryのコラボレーションにより高性能演算SoC設計のための最適化されたリファレンス・メソドロジが実現
シノプシスがIBMのAIに特化した演算性能のビジョンを支援
RTL Architect: Simply Better RTL
マシンラーニング:あらゆる場所で エンド・ツー・エンドの結果を改善する自己最適化デザイン・プラットフォームの実現