RTL再構築とデザイン・アセンブリ
SoC設計でのIPの再利用の増加に伴い課題となっていることは、新規または新バージョン設計の作成時に必要とされるシステム／サブシステムの組み立てのためのソースとなるRTLの管理や、RTL変更の取り扱いです。RTLを再構築するための管理・修正ツールを備えたGenSysは、“correct-by-construction（修正を繰り返しながら構築する）“手法によるRTL設計の組み立てを可能にする環境であり、フロントエンド設計の生産性の向上を実現します。
- シリコン設計および検証
- 製品
- ソリューション
- リソース
- サービス
- コミュニティ
- トレーニング
- 会社
- 会社
- 投資家情報
- コミュニティ
- ニュースルーム
- リソース
- 採用情報
< シリコン設計および検証
シリコン設計および検証
< 製品
< 製品
Verification Continuum
シミュレーション
AMS検証
スタティックおよびフォーマル検証
デバッグおよびカバレッジ
検証用IP
バーチャル・プロトタイピング
エミュレーション
プロトタイピング
SoC Verification Automation
FPGA Verification
< 製品
< 製品
< 製品
< 製品
Photonic Solutions
PIC Design Suite
< シリコン設計および検証
< ソリューション
< ソリューション
Cloud
Synopsys on the Cloud
< ソリューション
< シリコン設計および検証
< サービス
< サービス
< サービス
< シリコン設計および検証
< コミュニティ
コミュニティ
コミュニティの概要
< コミュニティ
< コミュニティ
< コミュニティ
< シリコン設計および検証
< トレーニング
< シリコン設計および検証
トレーニング
Training and Education
< IP
IP
< 製品
< 製品
< 製品
< 製品
< 製品
アナログIP
データ・コンバータ
< 製品
< 製品
< IP
< Markets
< Newsletters
< IP
< IP
カスタマ成功事例
< IP
ニュース
< リソース
< ソフトウェア・インテグリティ
Polaris プラットフォーム
開発からデプロイまでカバーする包括的アプリケーション・セキュリティ
< ソフトウェア・インテグリティ
< ソフトウェア・インテグリティ
マネージド・セキュリティ・テスト・サービス
アプリケーション・セキュリティを強化し加速するためのオンデマンドのリソースと専門技術
< ソフトウェア・インテグリティ
プロフェッショナル・サービス
開発前、開発中、開発後にセキュリティに取り組む戦略とプログラム
< ソフトウェア・インテグリティ
< ツール
< ツール
ファジング・テスト
Defensics
< ソフトウェア・インテグリティ
< サービス
< サービス
< サービス
< トレーニングと研修
製品トレーニング
< トレーニングと研修
Community
< ソフトウェア・インテグリティ
< ソリューション
< リソース
ブログ
< ソフトウェア・インテグリティ
Blog
< 会社
会社
< 会社
会社
会社
< 投資家情報
< 会社
投資家情報
投資家情報
< コミュニティ
< 会社
コミュニティ
コミュニティ
< ニュースルーム
< 会社
ニュースルーム
ニュースルーム
< リソース
< 会社
リソース
リソース
< 会社
採用情報
採用情報
GenSys
主な特長
- “correct-by-construction（修正を繰り返しながら構築する）“手法によるRTLの組み立てを可能にし、高品質なデザインの実現にかかる期間を短縮
- RTLの再マッピングと新規および新バージョン設計の再構築を容易にする使いやすい環境を提供
- 効果的なデザイン再利用とIP統合を実現
- 複数箇所に分散したチーム環境でも、一貫した高品質の結果を実現
