GenSys

GenSys

RTL再構築とデザイン・アセンブリ

SoC設計でのIPの再利用の増加に伴い課題となっていることは、新規または新バージョン設計の作成時に必要とされるシステム/サブシステムの組み立てのためのソースとなるRTLの管理や、RTL変更の取り扱いです。RTLを再構築するための管理・修正ツールを備えたGenSysは、“correct-by-construction(修正を繰り返しながら構築する)“手法によるRTL設計の組み立てを可能にする環境であり、フロントエンド設計の生産性の向上を実現します。

主な特長

  • “correct-by-construction(修正を繰り返しながら構築する)“手法によるRTLの組み立てを可能にし、高品質なデザインの実現にかかる期間を短縮
  • RTLの再マッピングと新規および新バージョン設計の再構築を容易にする使いやすい環境を提供
  • 効果的なデザイン再利用とIP統合を実現
  • 複数箇所に分散したチーム環境でも、一貫した高品質の結果を実現
GenSys