NanoTime

組込みメモリを備えたカスタム設計用スタティック・タイミング解析ソリューション

プロセスジオメトリが28nm以下に移行するにつれ、タイミングに影響する可能性がある多くのナノメーター効果が存在します。タイミングの問題を把握するには、これらの効果を正確に解析する必要があります。

シノプシスのNanoTimeは、カスタム設計と組込みメモリに関するシグナルインテグリティ(SI)解析の課題に対処する、高度なトランジスタレベル・スタティック・タイミング解析ソリューションです。

NanoTimeはタイミングとSIの同時解析をHSPICE®の5パーセント以内の精度で行うことができ、また複雑なトランジスタ回路と組込みメモリを一晩で解析するために必要なパフォーマンスを備えています。また、シノプシスのPrimeTime®とのシームレスな統合により、ゲートレベルとトランジスタレベルの両方のブロックを含む設計のフルチップ解析が可能です。シノプシスのカスタム設計検証ソリューションには、回路シミュレーションCustomSim®とHSPICE、シンボリックシミュレーションESP-CVが含まれていますが、NanoTimeは中でも重要なコンポーネントです。

課題

クロストーク遅延およびノイズのトランジスタ・レベルでの正確な解析

28nm以下の設計では、クロストーク遅延が遅延全体の大部分を占めるようになります。従来のソリューションであった、オプションのサードパーティ製クロストーク遅延解析を用いた伝統的なスタティック・タイミング解析では、必要な精度と生産性を確保できません。初回製造の成功を実現するには、タイミングおよびSIのクロストーク遅延とノイズの同時解析が不可欠です。

組込みメモリのための正確なスタティック・タイミング解析とモデル生成

システム・オンチップ(SoC)のメモリ・コンテンツが増え続ける状況にあって、機能の異なるさまざまなメモリ(組込みのSRAM、ROM、マルチポート・レジスタ・ファイル)がシリコンに占める面積も増大しています。ジオメトリの微細化が進む中で、組込みメモリの設計の複雑さと検証上の課題は増加を続けています。現在の開発期間の要件を満たすためには、モデル生成機能を備えた新しい手法によって設計全体の開発期間を短縮することが不可欠です。

フルチップ・タイミング検証

フルチップ・タイミング検証を実行するには、トランジスタレベルとゲートレベルのスタティック・タイミング解析を連携させる必要があります。PrimeTimeによるカスタム設計からゲートレベルまでのシームレスで正確なタイミング解析フローがこれを実現します。生産性向上のため、NanoTimeには、該当する場合はPrimeTimeと同じコマンドが用意されています。図(1)は、簡略化されたフルチップ・スタティック・タイミング・サインオフのフローを示しています。詳細については以下を参照してください: http://www.synopsys.com/Tools/Implementation/SignOff/Pages/NanoTime.aspx#sthash.MSSwVMUB.dpuf

フルチップ・スタティック・タイミング・サインオフのフロー

図1. フルチップ・スタティック・タイミング・サインオフのフロー

主な特長

NanoTimeは、従来のソリューションに比べ、カスタム設計者の予測性と生産性を向上します。タイミングとSIの同時解析機能により、早い段階でタイミングの問題を正確かつ迅速に特定し、高コストな製造のやり直しを回避することができます。NanoTimeは、百万単位のトランジスタを含む複雑な設計でもシリコンレベルの高精度をもつ解析を確保し、解析結果を一晩で提供します。また、インタラクティブなスタティック・タイミング解析、タイミングモデル(ETM)の作成、PrimeTimeとのシームレスな統合など、操作性を高める重要な機能により、設計者の生産性がさらに向上します。さらに、シノプシスでは、図2および図3に示すように、Custom Designer環境内で使用できるカスタム設計検証ツール群もご用意しています。

シノプシスのカスタム設計検証ツール群

図2. シノプシスのカスタム設計検証ツール群 

NanoTimeとCustom Designerの統合

図3. NanoTimeとCustom Designerの統合 

NanoTimeの主な機能と利点

  • カスタム・マクロおよび組込みメモリのためのタイミング解析とモデル生成
  • ベクターレスの網羅的なタイミング検証に対応
  • HSPICEとの誤差±5%以内の精度
  • Custom Designerとの統合による生産性の向上
  • PrimeTimeとのシームレスな統合によるフルチップ・スタティック・タイミング解析サインオフ
  • RC削減効果の組込み。カスタム・モデル・インターフェイスを含む広範なデバイス・モデルのサポート。
NanoTimeの機能

図4. NanoTimeの概要と主な機能 

組込みメモリ向けのNanoTime

NanoTimeに追加されたシノプシスの画期的なメモリ機能により、設計者は複雑なトランジスタ回路と組込みメモリを一晩で効果的に解析できます。NanoTimeには、スタティック回路解析とダイナミック回路解析の手法を混合したスタティック・タイミング解析およびメモリ・キャラクタライズのソリューションが含まれます。NanoTimeのメモリ機能は、メモリのネットリストを読み込み、タイミング・レポートおよびCCS/NLDMタイミング・モデル、ノイズ・モデルを出力します。

NanoTimeのメモリ機能

図5. NanoTimeのメモリ機能 

その他の機能

  • クロストークの影響を考慮した最長/最短パスレポートの出力
  • 順序回路のためのセットアップ、ホールド、トランスペアレンシーを考慮したタイミング・チェック
  • 複雑な回路設計(ドミノ・ロジック、パスゲート、ゲーテッド・クロック)のためのタイミング・チェック
  • スラック解析
  • インテリジェントなフォルス・パス抑止機能
  • RCバックアノテーションによるポストレイアウトシミュレーション
  • Bsim3、Bsim4モデルのダイレクト・サポート
  • 複雑なデータおよびクロック構造のためのオンデマンドのダイナミック・シミュレーション機能。多電圧のサポート。PrimeTimeとネイティブで動作するトランスパレント抽出タイミング・モデルの生成
  • タイミングモデルのマージ機能
  • 業界標準のサポート、Liberty™、SDC、SPF、SPEF