SiliconSmart

セル、I/O、メモリの包括的なキャラクタライズ

SiliconSmart®は、スタンダード・セル、I/Oセル、複雑なセルおよびメモリの包括的なキャラクタライズ・ソリューションです。シノプシスのデジタル・インプリメンテーション・ツールと緊密に連携する高精度のモデル・ライブラリを生成します。内蔵されたFineSim™シミュレーション・テクノロジと、業界標準のHSPICE®回路シミュレータとの緊密な統合により、高精度にキャラクタライズおよびサインオフできます。SiliconSmartはNLDM(非線形遅延モデル)、CCS(複合電流源)、AOCV(高機能オンチップ・バリエーション)などのあらゆる標準モデルに対応しています。 

序論

精度の良いライブラリ・キャラクタライズは、デジタル・インプリメンテーションを成功させるための基礎です。合成/配置配線/検証/サインオフ用のツールは、デジタル/メモリ設計のタイミング、ノイズ、パワーの性能を正確に表現する詳細なモデル・ライブラリが必要です。プロセス・ノードの微細化に伴ってセル・ライブラリは急激に複雑化しています。微細化したノードでは、プロセスのばらつきを考慮するために多数のコーナーの高速なキャラクタライズが要求されます。さらに、ファウンドリがSPICEモデルを更新するたびにキャラクタリゼーションの実行が繰り返されます。低消費電力SoC設計では、マルチビット・フリップ・フロップ、多電源電圧レベル・シフタ、リテンション・ロジックなどの複雑なセルを導入することにより、キャラクタリゼーションのプロセスがさらに複雑になります。複数のパワー・ドメインにわたって、効果的にデジタル・インプリメンテーションするには、このようなセルを精度良くキャラクタライズする必要があります。 

主な特長

HSPICEとPrimeTime®スイートを最適に連携するサインオフ品質のライブラリ

  • SiliconSmartは、タイミング、消費電力、シグナル・インテグリティ、OCVなどを考慮したサインオフ品質のモデルを作成し、スタティック・タイミング/パワー解析でPrimeTimeが最高精度を確保するために不可欠な、正確なキャラクタライズおよびモデリング機能と、HSPICEの高精度を統合しています。このユニークなSiliconSmartのプラットフォームレベルの統合により、先進テクノロジ・ノードでPrimeTimeとHSPICEの相関性を最大化します。

包括的なソリューション

  • SiliconSmartはスタンダード・セル、I/O、およびマルチビット・フリップ・フロップやメモリなど複雑なセルに適したライブラリを生成する包括的な統合ソリューションです。

高性能とプリキャラクタリゼーション最適化

  • SiliconSmartでは、革新的なプリキャラクタリゼーション最適化とインテリジェントな最適化手法により、ライブラリのキャラクタライズ・フェーズで必要なシミュレーションの実行回数を削減し、性能を向上

先進ノードに対応

  • SiliconSmartは16nmや14nmなどの先進テクノロジ・ノードでのキャラクタライズおよびモデリングに対応。POCV係数の生成と最先端FinFETモデルをサポート
高度のセル・キャラクタライズ・ソリューション

SiliconSmartは、スタンダード・セル、複雑なセル、I/Oセル、メモリをキャラクタライズする、単一のソリューションです。 

SiliconSmartプラットフォームとの統合

SiliconSmartとHSPICEおよびPrimeTimeとのプラットフォームレベルの統合によりサインオフ品質のライブラリを保証 

先進プロセス・ノードに対応する高精度モデル

20nm以下のプロセス・テクノロジに対応するスタンダードセル・ライブラリでは、特に超低電圧で動作するモバイルICアプリケーションにおいて、きわめて高精度のタイミングおよびノイズ・モデルによって信頼性の高いスタティック・タイミング解析のサインオフを確保する必要があります。チップの動作電圧はトランジスタのスイッチング電圧と近似している場合が多いため、タイミングおよびノイズ・モデルのわずかな誤差がスタティック・タイミング/ノイズ解析に大きな誤差をもたらす可能性があります。これはキャラクタライズとスタティック・タイミング解析ソリューションの両面で考慮する必要がある、先進ノードに見られる新しい現象です。先進ノードのキャラクタライズに必要とされる精度を確保するため、SiliconSmartのモデル生成ではPrimeTimeおよびHSPICEの緊密なキャリブレーションによりコリレーションと精度を高めます。

複数のCPU、複数のコンピュータ・システムを使って高速にキャラクタライズ

SiliconSmartは、内蔵されたFineSim SPICEシミュレータおよびHSPICEとの緊密な統合により、高いキャラクタライズ処理能力を実現します。SiliconSmartは測定コマンドを、シミュレーション・アークに上手に組み込んで、シミュレーションの数を最適化し、パラレル・キャラクタリゼーションによってこのプロセスを高速化します。状況適応型のパラレル・ジョブ・マネージャがコンピュータ・サーバのネットワークにシミュレーションを分散し、CPUの性能とジョブのキューイング・プラットフォームに基づいてCPU負荷を自動調整します。キャラクタリゼーションのスループットは、追加CPUに応じて直線的に向上します。SiliconSmartの標準構成は5CPUをサポートしますが、この数はCPU数やシミュレータのライセンス数に応じて増やすことが出来ます。 

自動ファンクション認識とベクタ生成

SiliconSmartは、CMOSトランジスタレベル・セルのネットリストを読み込み、スタティック構造解析を実行して、自動的にファンクションを決定します。この解析は、Channel Connected Block(CCB)分割と、プライマリ入出力間のロジック・コーンのトレースにより、単純なスタンダード・セルからリテンション・ロジックやI/Oセルに至るまで、あらゆるセルを処理します。自動ファンクション認識機能によって決定した回路トポロジから、SiliconSmartはベクタを生成し、セルのすべてのアークの可能性をシミュレートします。自動的に生成されたベクタは、必要なスティミュラスをすべてカバーし、アークの漏れやモデルの精度を損なう事なく、シミュレーション数を最小化し、セルのキャラクタライズを行います。

セルの特定のパスをキャラクタライズするために、SiliconSmartは、従来からあるユーザー定義ファンクションや入力ベクタもサポートしており、モデル生成を行うために、セルの初期化順序や測定を指定することが可能です。

自動ファンクション認識機能やベクタ生成により、既存の.libファイルであらかじめ定義されたファンクションを使わなくても構いません。この自動化は、差動信号や、プログラマブル・セルの可変モード等を扱う豊富な機能をサポートし、柔軟かつ容易に設定を行い、キャラクタライズできます。

プリキャラクタリゼーションとコンストレイント・アクセラレーション技術

SiliconSmartでは、最終的なシミュレーションを行う前に、さらに自動的に生成されたベクタを解析することができます。このプリキャラクタリゼーション処理には、複数ある、状態固有のキャラクタリゼーション条件(ベクタ・ビンニング)の共有と、内蔵されたシミュレータの呼び出しを含み、これらのベクタをビンに迅速に等級分けします。ユーザー定義の許容誤差レベルでコントロールできるため、ベクタ全体を異なるビンに分類することができます。1つのビンに対して必要なシミュレーションは一個だけです。同じビンにある他のベクタは、生成されたモデルでは、同じ測定値で表わされます。これにより、キャラクタリゼーションにかかる全体的な時間を大幅に短縮できます。

SiliconSmartは、広範な制約メソドロジをサポートし、標準的な設計フローから超高性能アプリケーションまで対応し、歩留まりと性能を最大限に延ばすことができます。たとえば、順序セルの内部ノードをサンプリングして、グリッチを見つけ出し、セットアップ/ホールド制約に見られる潜在的な楽観性を排除できます。また、異なる設計スタイルに対応するために、セットアップ・チェックとホールド・チェック間の依存性を考慮するさまざまな方法も提供します。

SiliconSmartのコンストレイント・アクセラレーション技術は、従来時間がかかっていた、制約を測定する処理時間を短縮します。

プロセスばらつきモデルの生成

SiliconSmartはプロセスばらつきのモデリング機能を備え、AOCV(高機能オンチップ・バリエーション)とPOCV(パラメトリック・オンチップ・バリエーション)をサポートしています。POCVモデルは、ランダムなプロセス・バリエーションによるタイミングの影響をモデリングする効率的で手軽な手法です。POCVは新しいモデリング手法として登場し、16/14nmプロセス・テクノロジでの過剰マージン設計の問題解決を意図しています。シノプシスは、半導体産業をリードするシリコン・ファウンドリ、半導体企業、IPプロバイダ、EDAツール企業、IEEE-ISTO標準規格団体などと協力してこの技術の普及を目指しています。 

組み込みメモリの再キャラクタライズ

メモリ・インスタンス(デザイン・ネットリスト、フィジカル・レイアウト、電子モデル)は、メモリ・コンパイラによって生成されます。メモリ・コンパイラは、最小サイズ1個、最大サイズ1個、中間にあるサイズの幾つかの、非常に限られた数のメモリ・インスタンスをシミュレートして、モデリング用の独自のデータベースを構築します。このメモリ・コンパイラ・モデル・データベースに含まれていない新しいインスタンスについては、メモリ・コンパイラは特定の多項式に合うように内挿や外挿を行います。この近似式を使用した場合、モデルが不正確になることは避けられません。SiliconSmartは、このようなインスタンスを、精度よくかつ迅速に再キャラクタライズすることにより、精度の悪さを取り除きました。

SiliconSmartメモリ・ソリューションには以下の特長があります。

  • 100%シミュレーションベースのアプローチによるメモリ・インスタンスの高精度な再キャラクタライズ
  • 内蔵されたFineSim Proシミュレーション技術による高い処理能力とキャパシティ
  • 効果的なスティミュラスベースのネットリスト削減により、メモリ・ネットリストの不活性な部分を取り除き、精度を損なうことなく、高速にシミュレーション
  • 内部ノード特定とメモリ機能記述用のテンプレートを使った、容易なセットアップ
  • 簡素なベクタ生成とカスタマイズによる再キャラクタライズの柔軟性

以下のような再キャラクタライズ・アプリケーションに対応します。

  • 組み込みSRAM
    • 同期/非同期
    • シングルポート/デュアルポート
  • 組み込みREGファイル
    • シングルポート/デュアルポート
  • 組み込みROM

ライブラリ検証

SiliconSmartには、クローズド・ループ・ライブラリ検証機能が搭載されています。この機能は、セルのファンクションと、データ精度を事前にキャラクタライズされたゴールデン・ライブラリとを比較し、Liberty形式とVerilog形式間で矛盾の無いモデルを実現します。 

SiliconSmartの技術的特長

  • 内蔵FineSim SPICEシミュレータおよびHSPICEとの緊密な統合
  • 異なるコンピュート・ファーム間で分散するパラレル・キャラクタリゼーション、CPU数に制限なし。
  • 業界標準の負荷分散システムをサポート
    • LSF
    • SUNGRID
  • ライブラリ・キャラクタリゼーションの自動セットアップ
    • SPICEネットリストから、ステート・テーブルベースのファンクションをはじめとする自動ファンクション認識
    • 回路トポロジ・ドリブンの自動ベクタ生成
    • 構造またはシミュレーションベースの自動ベクタ最適化(プリキャラクタリゼーション)
    • 順序回路セル測定用の自動コンストレイント・アクセラレーション技術
    • キャラクタライズのポイントと範囲を自動選択
    • シミュレーションからすべてのデータを自動収集し、あらゆるモデル・ビューを同時に生成
  • 現実的な、非線形な入力波形をキャラクタライズに取り入れるアクティブ・ドライバもしくはエミュレート・ドライバ
  • 状態依存、パス依存のタイミングとパワー
  • 効率的なシミュレーション出力キャッシュにより依存関係を管理
  • 既存の.libファイルを利用する自動再キャラクタライズ・フロー
  • Tclコマンドラインのユーザー・インターフェイス
  • セルタイプ

  • 単一出力と複数出力の組み合わせ回路セル
  • リテンション・FF、マルチビット・FF、デュアルエッジ・FFなどの複雑なラッチとフリップ・フロップ
  • 複雑な、多電源、双方向I/Oセル
  • 3ステートとオープンドレイン・セル
  • one-hot MUX、バス・キーパ、クロック・ゲーティングなどの特殊セル
  • LVDS、USB、PGIO、DDR、PCI、SSTLなどの特殊I/Oセル
  • 入力

  • SPICEトランジスタレベル・ネットリスト
  • 差動入出力
  • 多電源
  • ユーザー指定可能な複雑な負荷ネットワーク
  • 各ドライバに対し複数のモードを使うキャラクタライズ
  • SiliconSmartインターフェイス・フォーマット

    SiliconSmartの入出力

    出力

    • Liberty(.lib)
      • 非線形遅延モデル(NLDM)
      • 非線形パワー・モデル(NLPM)
      • CCSタイミング、パワー、ノイズ、ばらつきを考慮
      • コンパクトCCS
      • ECSM(バージョン2.1.1)タイミング、パワー、統計(S-ECSM)
      • AOCV
      • POCV
    • Verilog
    • VHDL
    • IBIS I/Oモデル

    測定

  • 固有遅延と出力遷移時間
  • 実効入力ピン・キャパシタンス
  • 最小パルス幅
  • セットアップ、ホールド、リカバリ、最短期間、リムーバル時間
  • 制約エッジ制御
    • 依存関係にある、あるいは独立したセットアップとホールド
  • 制約の違反決定
    • ファンクションのエラー
    • 絶対的、相対的、あるいはユーザー定義の遅延劣化またはスルー劣化
    • 出力ノードと内部ノードのグリッチ検出
  • リークパワーと内部(伝播/非伝播)パワー
  • 統計モデル測定
  • IBIS 5.0測定
    • 電流、電圧カーブと、異なる開始遅延
    • オンダイ・ターミネーション(ODT)
    • プログラム可能なドライバ強度
    • スタティックIVカーブ生成での最適なポイント選択
  • 検証機能

  • Libertyモデル比較
  • 自動Verilog機能とバックアノテーション検証
  • サポートされるSPICEシミュレータ

  • HSPICE
  • FineSim
  • Cadence社 Spectre
  • Mentor Graphics社 Eldo
  • サポート・プラットフォーム

  • Red Hat Linux
  • SUSE Linux
  • 負荷分散システム: LSF、SUNGRID