ニュースリリース - 2018年4月30日

ニュースリリース - 2018年4月30日

シノプシスとTSMC社、TSMC 22nm Ultra-Low Powerプロセス対応のDesignWare Foundation IPの開発で協業

デジタルホーム/IoT機器/モバイルデバイスの消費電力を削減するTSMC 22ULP ならびに22ULLプロセス向けDesignWareロジック・ライブラリ、エンベデッド・メモリー、OTP NVM IP

 

概要

  • SoCの完全なインプリメントに必要な全てのメモリーとロジック・ライブラリを提供するTSMC 22ULPならびに22ULLプロセス向けDesignWare Duet Packages

  • CPU/GPU/DSPプロセッサ・コアの性能/消費電力/面積を改善するTSMC 22ULPプロセス向けDesignWare HPC Design Kit

  • キャリブレーション/暗号キー/セキュアなコード格納環境などのために、マスクやプロセス・ステップを追加することなく1MbインスタンスまでサポートできるTSMC 22ULPならびに22ULLプロセス向けDesignWare OTP NVM IP

  • タイミングや面積への影響を最小限に抑えた上でテスト品質を改善するSAR Memory Systemエンベデッド・テスト/リペア/診断ソリューション

 

2018年4月30日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、TSMC社の22nm Ultra-Low Power(ULP)ならびにUltra-Low Leakage(ULL)プロセス向けのDesignWare® Foundation IPの開発のための協業を発表した。TSMC社の22nmプロセス対応のロジック・ライブラリ、エンベデッド・メモリー、1回の書き換えが可能(OTP:one-time programmable)な不揮発性メモリー(NVM)を提供するDesignWare Foundation IPにより、設計者は、様々なアプリケーション向けのチップ開発で性能目標を犠牲にすることなく消費電力を大幅に削減することができる。Foundation IPのDesignWare Duet Packagesは、面積最適化が施された高速/低消費電力エンベデッド・メモリー、コア・トランジスタまたはI/Oトランジスタを用いたロジック・ライブラリ、STAR Memory System®メモリー・テスト/リペア機能、最高品質のSoCを可能にする消費電力最適化キットを提供する。高速/高密度なメモリー・インスタンスとロジック・セルを提供するDesignWare HPC Design Kitにより、性能/消費電力/面積を最適化したCPU/GPU/DSPプロセッサを実現することができる。TSMC 22ULPならびに22ULLプロセス向けDesignWare OTP NVM IPを活用することにより、マスクやプロセス・ステップを追加することなく、最小のメモリー占有面積で高い歩留まり/セキュリティ/信頼性を確保することが可能となる。

 

TSMC社 デザイン・インフラストラクチャ・マーケティング担当 シニア・ディレクター Suk Lee氏は次のように語っている。「お客様各社が開発しておられるSoCの性能/消費電力/面積の目標達成を支援するため、シノプシス社とは長年にわたって協業を重ねてまいりました。当社の22nm ULPならびにULLプロセス向けのDesignWare Foundation IPの提供を通じて、シノプシス社は、当社の最先端プロセスを用いたデザインの設計目標達成にかかる労力を削減する実証済みIPソリューションを提供するリーディング・プロバイダであり続けています」

 

シノプシス IPマーケティング担当副社長 John Koeterは次のように述べている。「TSMC社とは、同社の多岐に渡るプロセス世代にわたって緊密な協業を継続し、設計者の皆様の性能/消費電力/面積目標達成を可能にする高品質なファウンデーションIPをご提供してまいりました。TSMC社の22ULPならびに22ULLプロセス向けDesignWare Logic LibraryならびにEmbedded Memory IPにより、開発対象のデザインの消費電力を大幅に削減し、差別化された製品をより短期間で市場投入することが可能になります」

 

提供可能時期

TSMC社の22ULPならびに22ULLプロセス向けDesignWare Duet Packages、22ULPプロセス向けHPC Design Kits、22ULPプロセス向けOTP NVM IPは、2018年第三4半期の提供開始を予定している。22ULLプロセス向けOTP NVM IPは、2019年第一4半期の提供開始を予定している。

 

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック・ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線・無線通信向けインターフェイス(業界標準プロトコル)IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。

詳細情報はhttps://www.synopsys.com/designwareより入手可能。

 

シノプシスについて 

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。

 

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941