ニュースリリース - 2021年6月3日

ニュースリリース - 2021年6月3日

シノプシス、業界で最もローレイテンシのDie-to-Die Controller IPの提供により マルチダイ・ソリューションのリーダーシップを強化

高性能コンピューティング、AI、ネットワーキング向けSoCで、高効率なダイ間接続を実現するため接続性能を最大化した完全なDesignWare Die-to-Die ControllerならびにPHY IPソリューション

 

概要

  • コントローラIP、112G USR/XSRならびにHBI PHY IPから成る完全なDesignWare® Die-to-Die IPソリューションが、ダイ分割やコンピューティング性能の拡張を可能に。
  • リプレイ機能やオプションの前方誤り訂正機能などの新しいエラー訂正メカニズムが、ビット・エラーレートを最小化し、信頼性の高いダイ間接続を実現。
  • AMBA® CXSをサポートするローレイテンシ・アーキテクチャにより、Arm® NeoverseTM Coherent Mesh Networkとの効率的なインターフェイスを実現。
  • Die-to-Die IP、HBM IPならびに3DIC Compilerで構成する完全なマルチダイ・ソリューションがシステム・イン・パッケージの開発を支援。

 

2021年6月3日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、DesignWare Die-to-Die Controller IPを発表した。発表済みの112G USR/XSR PHY IPと連携した完全なダイ間接続IPソリューションとなる。このIPソリューションにより、設計者は、そのローレイテンシで大容量のダイ間接続機能を活用して、高性能コンピューティング、AI、ネットワーキング向けSoCで必要になる大規模処理能力ならびに高速データ転送を実現可能となった。DesignWare Die-to-Die Controller IPならびにPHY IPは、HBM IPや3DIC Compilerと共にシノプシスのマルチダイ・ソリューションを構成する。これにより、最先端パッケージングを活用したSoCの開発が加速する。

 

Arm社 Infrastructure Line of Business プロダクト・マネージメント・ディレクター Jeff Defilippi氏は、次のように語っている。「インターコネクト・テクノロジは、高性能にチューンされた次世代インフラストラクチャSoCの開発にとって、これまで以上に重要な要素となっています。シノプシス社のDesignWare Die-to-Die Controllerは、AMBA CXSをネイティブ・サポートしたローレイテンシIPであり、Arm Coherent Mesh Networkに容易に組み込むことができます。これによりお客様各社は、これまで以上に高い性能と、インフラストラクチャ・コンピューティングの新時代を開くために必要となる構築オプションを提供する各種IPを活用することが可能となりました」

 

DesignWare Die-to-Die Controller IPは、前方誤り訂正や巡回冗長検査オプション機能などのエラー修復メカニズムを提供しており、データ整合性と接続の信頼性を高めることができる。AMBA CXSならびにAXIプロトコルをサポートし、コンフィギュレーションの柔軟性も高いため、コヒーレントならびにノン・コヒーレントなデータ通信を確立でき、ArmベースSoCやその他の高性能SoCに容易に組み込むことができる。また、最大1.8Tb/sのPHY帯域をサポートしているため、堅牢なダイ間接続が必要とされるSoCに欠かせない高いコンピューティング性能に対応することができる。

 

シノプシス IPマーケティング&ストラテジ担当上級副社長 John Koeterは、次のように述べている。「高速データ転送が可能なダイ間接続を実現するには、超短ならびに極短接続のダイ分割が必要となっています。当社の完全なDesignWare Die-to-Die IPソリューションは、超低レイテンシなコントローラIPならびに高性能PHY IPをご提供しており、お客様各社による採用実績も豊富です。このソリューションをご活用いただくことにより、設計者の皆様は、IP統合に伴うリスクを最小限に抑えつつ、高品質なIPをマルチダイSoCに自信を持って組み込むことが可能となりました」

 

シノプシスの多岐にわたるDesignWare IP群は、ロジック・ライブラリ、組込みメモリー、PVTセンサー、組込みテスト、アナログIP、有線・無線通信向けインターフェイス(業界標準プロトコル)IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。

詳細情報はhttps://www.synopsys.com/designwareより入手可能。

 

提供可能時期ならびに参考情報

DesignWare Die-to-Die Controller IPは、早期適用企業各社向けに提供を開始している。12nm/7nm/5nmプロセス向けDesignWare Die-to-Die USR/XSR PHY IPは既に提供を開始しており、3nm向けは開発段階にある。7nm/5nmプロセス向けDesignWare HBI PHY IPは既に提供を開始している。

DesignWare Die-to-Die IP Solutionsの詳細は、https://www.synopsys.com/designware-ip/interface-ip/die-to-die.htmlより入手可能。

 

シノプシスについて

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、業界で最も広範囲をカバーしたアプリケーション・セキュリティ・テスティング・ソリューションならびにサービスを提供しているS&P 500カンパニーである。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、よりセキュアでハイ・クオリティなコードを開発しているソフトウェア開発者に、革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

 

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940