ニュースリリース - 2018年10月23日

ニュースリリース - 2018年10月23日

シノプシスのCustom Compilerの新規ユーザーが2倍に増加、新バージョンもリリース

新しいFusion Technologyがアナログ・デザインの設計期間を短縮

 

概要

  • 新しいExtraction FusionテクノロジとDRC Fusionテクノロジが、回路設計とレイアウトのより緊密な協調設計を実現、プロジェクト後期での設計のやり直しを削減

  • 設計生産性が2~10倍向上した実績に裏打ちされたビジュアル・アシスト設計自動化テクノロジ

  • 新規ユーザー大幅増加により、3,000人を超すユーザー・コミュニティーを形成

 

2018年10月23日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、ビジュアル・アシスト設計自動化テクノロジがもたらす明らかなメリットに後押しされて、カスタム設計ツール Custom CompilerTMの新たな採用が一年間で倍増していることを発表した。Custom Compilerユーザーの設計生産性は、既存の設計ソリューションと比べて2~10倍向上している。これは、最先端プロセス・ノードのデザインで特に顕著になっている。

また今回、最新バージョンとなるCustom Compiler 2018.09も発表している。このバージョンには、設計効率向上とカスタムSoCデザインの設計期間短縮を実現するエンハンスメントが施されている。主要な新機能は、StarRCTMのRC抽出技術と連動したExtraction Fusionテクノロジと、IC Validatorのサインオフ・フィジカル検証技術と連動したDRC Fusionテクノロジである。これらの新機能により、デザイン・プロセスの早期段階でのサインオフ品質のRC抽出、レイアウト・プロセスでのサインオフ品質のデザインルール・チェック(DRC)が可能となる。

 

新しいExtraction FusionテクノロジとDRC Fusionテクノロジ

Extraction FusionテクノロジならびにDRC Fusionテクノロジは、アナログ設計収束までにかかる期間を短縮する。Extraction Fusionにより、レイアウトが部分的に完成した段階からRCの抽出が可能となる。そのため、回路設計者ならびにレイアウト設計者は、設計プロセスの早い段階からRCを考慮した設計を進められるようになる。すなわち、回路設計者は、この早期RC情報を活用して、レイアウト段階でのやり直しを引き起こすことがないよう回路を精緻化することができる。レイアウト設計者も、この早期RC情報を活用して、自身のレイアウトが設計仕様に違反していないことを確認しながら作業を進めることができる。またDRC Fusionにより、レイアウト実行中にIC Validatorからの情報を活用してデザインルール・チェックを平行して実行できるようになる。最終サインオフ検証の段階でルール違反が発覚した場合、設計のやり直しを強いられる場面が多々発生するが、DRC Fusionによりレイアウト実行中にデザインルール違反をチェックできるため、こうした事態を回避できる。

 

レイアウト期間の短縮効果が実証されているビジュアル・アシスト設計自動化テクノロジ

Custom Compilerが提供するビジュアル・アシスト設計自動化テクノロジは、レイアウト設計者にとってなじみの深いグラフィカルな設計環境をベースにしてカスタム・レイアウトの作業を自動化する。既存の設計ソリューションのように、複雑な制約条件を入力したり、スクリプトを記述したりする必要は無い。このビジュアル・アシスト設計自動化テクノロジを実際に活用したCustom Compilerユーザーが達成した成果は、世界各地で開催されているシノプシス・ユーザーズ・ミーティング(SNUG®)で発表されている。いずれも、目覚しい成果の報告となっており、開発期間を90%削減できたとの結果も複数発表されている。今回の最新バージョンの早期適用ユーザーからは、それを上回る成果や開発期間の短縮が報告されている。

 

STMicroelectronics社 シニアCADマネージャー Ken Evans氏は、次のように語っている。「Custom CompilerのTemplate Assistant機能の改善により、既に実チップで実績のあるレイアウトの再利用や適用がこれまで以上に前進しました。これによって、より高品質なレイアウトをより短期間で作成することができるようになったのです。Custom Compilerが提供してくれるその他の機能によってもたらされるメリットも加わって、アナログ回路のレイアウトにかかる期間は大幅に短縮しました。アナログ回路レイアウトの効率を最大化できるのみならず、あらゆるレイアウト全般にわたってメリットを享受できます」

 

Custom Compilerの採用が急伸

Custom Compilerを採用する設計者は急速に増加中であり、現在では3,000を越す設計者がCustom Compilerを使って設計を進めている。設計生産性を向上させる新しい、そしてオープンな設計プラットフォームに価値を見出した顧客企業、特に最先端プロセス・ノードで開発を行っている企業に積極的に採用されている。

 

proteanTecs社 R&D担当副社長 Yair Talker氏は、次のように語っている。「当社は、設計、製造、そして実用期間にわたる製品ライフサイクルを通じて幾つかのチップで実現する新しいテクノロジを開発しました。開発コストを削減する一方で、より優れた性能/消費電力/面積、より短期間での開発、製品品質と信頼性の大幅向上といった開発目標を達成するために、当社ではCustom Compilerを採用しています。当社の7nmプロセスIPの開発にあたって、Custom Compilerをベースにしたフル回路の設計環境を構築しており、わずか3ヶ月でテープアウトを完了しております。Custom Compilerは、当社の組込みセンサーの開発を可能にする非常に生産性の高い設計ソリューションであり、シリコンで実現したデータセンターや車載システム向けSaaSプラットフォームにとって多くのメリットを提供してくれます」

 

シノプシス Custom Compiler担当副社長 Aveek Sarkarは、次のように述べている。「今回の最新バージョンの主要な開発目標は、設計能力の向上を実現すること、そして設計フロー全般を通じて、特にデザイン/レイアウトの協調設計においてお客様の設計生産性を向上させることでした。そのために、業界のリーディング・カンパニー各社ならびに社内のIP開発部門と緊密に協業を重ね、カスタム・デザインにおける重要な設計課題を洗い出し、解決策を盛り込みました」

 

シノプシス Custom Design Platformについて

シノプシスのCustom Design Platformは、堅牢なカスタム/AMSデザインの開発期間を短縮する設計/検証ツール群を統合したソリューションである。カスタム設計環境 Custom Compilerを機軸に、業界をリードする高性能な回路シミュレータ、業界最高水準のRC抽出テクノロジ/信頼性解析テクノロジ/フィジカル検証テクノロジ、ならびにそれらと連動する高速動作で使い易いカスタム・レイアウト・エディターが組み込まれている。

Custom Design Platformの主要機能は、信頼性考慮の検証機能、ビジュアル・アシスト設計自動化機能、Extraction FusionならびにDRC Fusionテクノロジである。信頼性考慮の検証機能は、トランジスタレベルでのサインオフ精度のエレクトロ・マイグレーション/IRドロップ解析、大規模モンテカルロ・シミュレーション、経年劣化解析、その他の検証機能によって、堅牢なAMSデザインを実現する。ビジュアル・アシスト設計自動化機能は、設計工数を大幅に削減する業界初の設計手法であり、特に最先端ノードでのデザインで大きな効果を発揮する。実際に設計生産性が2~10倍向上したという実績を誇るソリューションである。Extraction FusionならびにDRC Fusionテクノロジは、設計収束までにかかる期間を短縮し、開発後期段階での設計やり直しを削減する。

Custom Design Platformは、OpenAccessデータベースを基盤としており、サードパーティー・ツールを統合するためのオープンなAPIを搭載、プログラミング言語のTCL/Pythonもサポートしている。Custom Design Platformの構成ツールは、回路シミュレータ HSPICE®/FineSim SPICE、FastSPICEシミュレータ CustomSimTM、レイアウトならびにスケマティック・エディター Custom Compiler、RC抽出ツール StarRC、フィジカル検証ツール IC Validatorである。詳細は、http://www.customcompiler.info/より入手可能。

 

シノプシスについて

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941