ニュースリリース - 2019年5月28日

IC Compiler II とFusion Technologyを活用したJuniper Networks社が優れた設計結果品質を達成、ECOにかかる期間を40%以上削減

Juniper Networks社が、次世代のネットワーク機器向けチップ開発で消費電力を14%、面積を6%削減

 

概要

  • IC CompilerTM II と先進のFusion Technologyがもたらす優れた結果品品質により、Juniper Networks 社では次世代のネットワーク機器向けデザインに求められる厳しい消費電力/性能/面積(PPA)の目標を達成

  • デザイン/サインオフ/ECO の最適化を実現するFusion Technology により、高度に収束性の高い設計フローとECO期間の40% 短縮を実現

 

2018年5月28日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、Juniper Networks 社が配置配線ソリューション IC Compiler II と先進のFusion Technology を用いて、消費電力と面積の削減を達成したと発表した。また、ECOプロセスをIC Compiler II 実行時に実施することにより、ECO にかかる期間を40% 短縮できることを確認した。シノプシス Fusion Design PlatformTMのキーコンポーネントであるIC Compiler II とFusion Technology を併用することにより、インプリメンテーション実行中にゴールデン・サインオフ精度を維持しつつ、優れた結果品質を実現する独自の最適化機能を適用することが可能となる。最先端技術であるFusion Technology を活用することで、消費電力ならびにタイミングの最適化エンジン、レール・サインオフ・エンジンの結果相関性が向上するため、設計完了までに発生しうるECOイタレーションの回数を最小限に抑えることが可能となる。

 

Juniper Networks 社は、数十億トランジスタからなる次世代ネットワーク機器向け7nm SoC で、これまで以上に要求される低消費電力性能ならびに信頼性を確保するための設計ソリューションとして、IC Compiler II の使用をFusion Technology と組み合わせた活用に拡張した。同社は、マルチビット・バンキング、ローパワー配置、クロック/データ(CCD)同時最適化、メッシュベース・クロックツリー合成をはじめとするIC Compiler II の機能を活用することにより、消費電力を14%、面積を6% 削減した。Fusion Technology のロジック再構成機能により、タイミングに悪影響を及ぼさず、また信頼性向上のためのパワーグリッド拡張(PGA:power grid augmentation)を施しつつ、面積を3%削減した。今回の7nm デザイン・テープアウトでは、PGA はダイナミック電圧降下を22.5% 改善した。また、クリティカルなデザイン・ブロックに対してECO Fusion を実施したところ、ECO期間の43% 削減、2% の消費電力追加削減という結果を確認できた。

 

Juniper Networks 社 ASICメソドロジ責任者 Narayan Subramaniam 氏は、次のように語っている。「シリコン・チップは、当社のネットワーク製品の中核技術です。製品の電力消費が100 ワット以上になる傾向にあるため、当社の最大の目標は、チップの消費電力を大幅に削減することです。IC Compiler II とFusion Technology の先進の機能を活用することにより、今回の7nm チップのテープアウトでは、タイミングに悪影響を及ぼすことなく消費電力と面積を削減し、PPA 最適化を達成することができました。これまでに無いレベルのクリーンなサインオフ・タイミングも重要な目標の一つですが、ECO Fusion を活用することにより、さらなる結果品質の向上とECO 期間短縮を達成できるものと期待しています」

 

1年間にリリースしたFusion Technology には、その後さらなるエンハンスメントが施されており、PPA最適化のためのロジック再構成テクノロジ、IR ドロップ・ドリブンの配置最適化、徹底したPBA(Path Based Analysis)によるPrimeTime®遅延計算、サインオフ精度を維持したECOなどの新機能を搭載している。こうした機能をIC Compiler II 実行環境下で活用することにより、卓越した設計結果品質と設計収束を達成することが可能となる。

 

シノプシス デザイングループ マーケティング担当シニア・ディレクター Sanjay Bali は、次のように述べている。「IC Compiler II とFusion Technology の組み合わせにより、最良のPPAを達成することができます。併せて、ECOの回数削減と40% の期間短縮を実現できます。Juniper Networks 社は、最先端ネットワーク・ソリューションのリーディング・プロバイダであり、同社においてIC Compiler II とFusion Technology の活用は、より低コストで低消費電力のチップを開発するためのカギを握っています」

 

シノプシスについて

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細な情報は、https://www.synopsys.com/ja-jpより入手可能。

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

 

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941