ニュースリリース – 2018年3月12日

シノプシス、堅牢なカスタム・デザインをサポートするためカスタム設計プラットフォームを強化

FinFETならびに車載システム・チップデザインのシミュレーション・スピードを2倍に高速化

 

概要

  • FinFETならびにモンテカルロ解析の速度を2倍に向上させるFineSim® SPICE
  • FinFET SRAMのシミュレーションの速度を2倍に向上させるCustomSim 
  • 手作り品質のデバイス配線を可能にするCustom Compiler™ ビジュアル・アシスト機能 

 

2018年3月12日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、堅牢なカスタム・デザインの実現をサポートするため、回路シミュレータ HSPICE®、FineSim SPICE、CustomSimならびにカスタム設計ツール Custom Compilerからなるカスタム設計/検証ツールの最新バージョンを発表した。車載エレクトロニクス・システムの進展、FinFETプロセスの浸透に伴い、チップ・デザインの複雑性は激増しており、そのため多岐に渡るプロセス・コーナーや環境条件を網羅してカスタム・デザインやアナログ・ミックドシグナル・デザインを厳密に解析する必要性も高まっている。シノプシスのカスタム設計プラットフォームの最新バージョンでは、回路シミュレーションやモンテカルロ解析のスピードが2倍に向上しており、堅牢なカスタム・デザインを実現するインタラクティブ・デバイスレベル配線などCustom Compilerの機能強化も施されている。

 

デザインを厳密に検証するため回路シミュレーション性能を向上

FinFETデザインでは、レイアウト後の寄生容量が増大するため、大規模なアナログならびにカスタム・デジタル・デザインのトランジスタレベル・シミュレーションは非常に厄介な工程となっている。FineSim SPICEの2017.12バージョンでは、シミュレーションのコア・エンジンと寄生容量最適化機能が強化されており、大規模FinFETデザインのポスト・レイアウト・シミュレーションのスピードが2倍に向上する。

厳密な検証の実行にかかる期間を短縮するため、FineSim SPICE最新バージョンでは、モンテカルロ・モデル生成と事後処理の合理化が図られており、モンテカルロ解析スピードが2倍に向上している。同様にファーストスパイスのCustomSimの2017.12バージョンには、新しい寄生容量削減/パーティショニング・アルゴリズムが組み込まれているためポスト・レイアウト・シミュレーションが2倍に高速化しており、マルチコアの活用による高い拡張性も継承されているため4コアの場合の実行スピードは2倍に向上する。またHSPICE 2017.12バージョンでも、大規模ポスト・レイアウト・デザインのシミュレーション・スピードが1.5倍に向上している。

 

カスタム・レイアウトにかかる期間を短縮するための機能強化が施されたCustom Compiler

Custom Compilerの業界初のビジュアル・アシスト・レイアウト自動化テクノロジにより、カスタム・デザインのレイアウト効率、特にFinFETデザインのそれは劇的に向上するが、2017.12バージョンでは、デバイスレベル・パターン配線機能が組み込まれてレイアウト機能が強化されている。既存の配線ツールとは異なり、Custom Compilerのパターン配線エンジンは、熟練レイアウト設計者が手作りで作りこんだ内部配線パターンと同レベルの配線接続を実現できる。この手作り品質の配線は、デバイスレベル配線にとって非常に重要であり、特にセンシティビティの高いアナログ・デザインでは大きな意味を持つ。

Custom Compilerは、ビルトインの配線パターンを搭載しており、そのパターン配線エンジンは手作りのレイアウトから一定の配線パターンを抽出して必要箇所にそれらを再利用する機能も提供する。この新機能は、従来のバージョンで提供してきた配置パターン再利用機能を補完するものである。すなわち、Custom Compiler最新バージョンでは、レイアウト例の中から学習したパターンをベースに、デバイスを自動的に配置し配線することができる。テンプレート・ベース設計と呼ぶこの手法は、熟練のレイアウト技術を再利用することによってカスタム・レイアウトを大幅に高速化する強力なソリューションである。

 

シノプシス マーケティング担当副社長 Bijan Kianiは次のように述べている。「車載システム向けデザインやFinFETデザインのような高度な信頼性が要求される設計開発にあたっては、カスタム・デザインの堅牢性を厳密に確保しなければならないという新たな課題を突きつけられます。当社のカスタム設計プラットフォームの最新バージョンがご提供する最新のビジュアル・アシスト・レイアウト自動化機能やシミュレーション性能向上をご活用いただくことにより、カスタム/ミックスドシグナル設計/検証にかかる期間を短縮することができます」

 

シノプシス・カスタム設計プラットフォームについて

シノプシスのカスタム設計プラットフォームは、堅牢なカスタム・デザインの開発を加速する設計/検証ツール統合環境である。Custom Compilerのカスタム設計環境を基盤として、業界最高水準の性能を誇る各種回路シミュレータと高速で使い易いカスタム・レイアウト・エディター、さらには寄生抽出/信頼性解析/フィジカル検証などの機能が統合されている。

シノプシス・カスタム設計プラットフォームが提供する主要機能には、フィジカル考慮の設計/検証機能、ビジュアル・アシスト・レイアウト機能、信頼性検証機能、IC CompilerTMIIとの協調設計環境などがある。フィジカル考慮の設計/検証機能は、寄生容量抽出ツールStarRCTMの機能をシミュレーションやレイアウト工程に融合させることにより、レイアウト前後でのシミュレーション結果の不整合を最小化する。ビジュアル・アシスト・レイアウト機能では、設計時に複雑な制約条件を設定する必要が無く、レイアウト自動化を実現できる。信頼性検証機能は、サインオフ精度のトランジスタレベル・エレクトロマイグレーション/IRドロップ解析、大規模モンテカルロ解析、経年劣化解析、その他の各種チェック機能を駆使して、堅牢なデザインを実現する。IC CompilerⅡとの協調設計環境は、シノプシスのデジタル設計ツールとアナログ設計ツールを緊密に連携させたミックスドシグナルSoC設計ソリューションである。シノプシス・カスタム設計プラットフォームは、OpenAccessデータベースを基盤とした設計/検証環境であり、サードパーティ製ツールの統合のためのアプリケーション・プログラミング・インターフェイスを備え、スクリプト言語のTCL/Pythonによるプログラミングもサポートしている。プラットフォームを構成するツール群は、回路シミュレータのHSPICE/FineSim SPICE/CustomSim、レイアウト・スケマティック・エディターのCustom Compiler、寄生容量抽出ツール StarRC、フィジカル検証ツール IC Validatorである。詳細な情報は下記より入手可能。
https://www.synopsys.com/implementation-and-signoff/custom-implementation/custom-compiler.html

 

シノプシスについて

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。
詳細情報は、https://www.synopsys.com/ja-jpより入手可能。

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941