ニュースリリース - 2018年3月6日

ニュースリリース - 2018年3月6日

シノプシス、IoT機器をセキュリティ上の脅威から守る新しいアルゴリズムをDesignWare Security Protocolに追加

ChaCha20ならびにPoly1305暗号方式のサポートによりインターネット通信のセキュリティ対策手法を増強

 

概要

  • セキュリティ攻撃からIoT機器を守るため、業界標準規格に準拠した対称暗号化/ハッシュ暗号化アルゴリズムを包括的に提供するDesignWare® Security Protocol Accelerator

  • セキュアかつ効率的なIoT接続を実現するため、500MHzで、Poly1305を6.8Gbps、ChaCha20を4.5 Gbps、暗号化認証を4.1 Gbpsで実行可能

  • セキュアな暗号キーアクセス、セキュアな実行環境(TEE:Trusted Execution Environments)でサイドチャネル攻撃への防御機能によりセキュリティ対策を強化

  • 開発対象のシステムに合わせて、最適な性能/消費電力/面積で実装できる高度にコンフィギュラブルなセキュリティIP

 

2018年3月6日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、DesignWare Multipurpose Security Protocol Accelerator IPに暗号化アルゴリズムChaCha20ならびにPoly1305(RFC7539)を追加したことを発表した。これにより設計者は、開発対象のIoT機器向けSoCに最新の暗号化/認証機能を効率的に組み込むことが可能になる。Security Protocol Accelerator IPは、認証や暗号化/復号化といったプロセスを並列処理で実行でき、データ処理の優先順位付けを効率的に実行できるためセキュリティ・プロトコルの実行効率を高めることができる。今回のアルゴリズム追加により、ブラウザ、VoIP(Voice over Internet Protocol)デバイス、スマートホーム・システムといったTransport Layer Security(TLS)プロトコルversion 1.2ならびに1.3を使用するネット接続機器のセキュリティ対策を強化することができる。

 

DesignWare Multipurpose Security Protocol Accelerator IPは、SSL/TLS、IPsec、WiFi、LTEなどで使用されるほとんどのセキュリティ・プロトコルの実行で必要になるコンピューティング負荷の高い様々な暗号化アルゴリズムを高速化することができる。セキュアな実行環境(TEE)、セキュアな暗号キーアクセス、電力差分解析(differential power analysis)対策などの防御機能も提供しているため、セキュリティ対策機能を強化することができる。また仮想化機能により、一つのSecurity Protocol Acceleratorインスタンスを複数のホスト・プロセッサやマルチコア・プロセッサに分散できるため、セキュリティ機能の実行による負荷を軽減でき、ゲート数やメモリー面積の削減、ソフトウェア管理の合理化を実現できる。

 

シノプシス IP&プロトタイピング マーケティング担当副社長 John Koeterは次のように述べている。「SoC上での暗号アルゴリズムの実行性能を向上しレイテンシを削減したい設計者にとって、セキュリティ・プロトコル・アクセラレータは非常に重要です。DesignWare Security Protocol Accelerator IPに追加されたChaCha20ならびにPoly1305アルゴリズムやサイドチャネル攻撃の防御機能により、TLSプロトコルを使用する何百万ものネット接続機器による通信セキュリティ対策を強化することができます」

 

提供可能時期

ChaCha20ならびにPoly1305アルゴリズムを搭載したDesignWare Multipurpose Security Protocol Accelerator IPは既に提供を開始している。アメリカ国立標準技術研究所(NIST)認証済みのDesignWare Cryptography Software Libraryも、ChaCha20ならびにPoly1305アルゴリズムのサポートを開始している。

 

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック・ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線・無線通信向けインターフェイス(業界標準プロトコル)IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。


詳細情報はhttps://www.synopsys.com/designwareより入手可能。

 

シノプシスについて

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

 

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941