ニュースリリース - 2018年10月3日

ニュースリリース - 2018年10月3日

シノプシスとTSMC社が、TSMC N7+ FinFETプロセス向けDesignWare IP群の開発で協業

協業の大きな成果を示す、顧客企業によるN7+でのDesignWare IPテープアウト

 

概要

  • 高品質かつ堅牢なIPであることを実証するN7+でのDesignWare Logic Libraries、Embedded Memories、USB、DisplayPort、PCI Express、MIPI M-PHYのテープアウト事例

  • DDR、LPDDR、MIPI D-PHY、Ethernet、SD/eMMC向けにN7+プロセスで開発されたDesignWare PHY IP

  • N7+メモリーで高いテストカバレッジを実現するSTAR Memory System®、ならびにマニュファクチャリング・パターンのポーティングを自動化するSTAR Hierarchical System

  • 高密度/低消費電力な次世代のモバイルならびにデータセンター向けSoCを可能にするTSMC N7+プロセス向けDesignWare IP群
     

2018年10月3日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、TSMC N7+ FinFETプロセス向けの多岐に渡るDesignWare® Interface IP, Logic Libraries and Embedded Memoriesの開発でTSMC社と協業していることを発表した。多数の顧客企業がN7+プロセスでシノプシスのDesignWare IPのテープアウトに成功しているという事実は、TSMC社の最先端FinFETプロセスに対応した高品質かつ検討なIPであることの証左に他ならない。TSMC社のN7+プロセスとシノプシスのDesignWare IPの組み合わせにより、設計者は、開発リスクを大幅に削減し開発期間を短縮しつつ、高密度/低消費電力な次世代のモバイルならびにデータセンター向けSoCの開発が可能となる。

 

TSMC社 デザイン・インフラストラクチャ・マーケティング担当 シニア・ディレクター Suk Lee氏は次のように語っている。「当社とシノプシス社は、当社のFinFETプロセスで製造されたSoCの差別化に不可欠なIPを設計者の皆様にご提供するため、10年以上の永きに渡って協業を重ねてきました。お客様各社による当社N7+プロセスでのDesignWare IPのテープアウト成功は、設計者の皆様が設計目標を達成し迅速に量産体制に移行するのに必要な高品質なIPを提供していくというシノプシス社のコミットメントの継続を明確に示すものです」

 

シノプシス IPマーケティング担当副社長 John Koeterは次のように述べている。「当社は、フィジカルIPのリーディング・プロバイダであり、設計者の皆様が必要とする、まさにそのときに必要なプロセス・テクノロジに対応したIPをご提供することにより、最新の機能をSoCに実装していけるよう支援することに注力しています。TSMC社のN7+プロセス向けDesignWare IPをご活用いただくことにより、設計者の皆様は、開発リスクを最小限に抑えつつ、所望の機能を密度/低消費電力な次世代のモバイルならびにデータセンター向けSoCに組み込んでいくことが可能となります」

 

提供可能時期

  • TSMC N7+ 対応のDesignWare Logic Libraries、Embedded Memories、USB 2.0ならびに3.1/DisplayPort/PCI Express 3.1向けPHY IP、MIPI M-PHYは、既に提供を開始している。

  • TSMC N7+ 対応のDesignWare IP for DDR、LPDDR、MIPI D-PHY、PCI Express 4.0/5.0、25G Ethernet、SD/eMMCは、2019年前期の提供開始を予定している。

  • STAR Memory SystemならびにSTAR Hierarchical Systemは、既に提供を開始している。

 

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック・ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線・無線通信向けインターフェイス(業界標準プロトコル)IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。

詳細情報はhttps://www.synopsys.com/designwareより入手可能。

 

シノプシスについて

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941