ニュースリリース - 2025年9月24日

2025年9月24日 カリフォルニア州サニーベール発 - シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、TSMC社と継続してきた緊密な協業を通じ、最先端のEDAおよびIP製品を含むマルチダイ・ソリューションを提供することを発表した。これらのソリューションは、TSMC社の最先端プロセスおよびパッケージング・テクノロジをサポートし、AI処理向けチップおよびマルチダイ・チップ開発のイノベーションを推進する。3Dパッケージング・デザイン向けに最適化された3DIC Compilerが提供する、設計検討からサインオフまでをカバーする設計プラットフォームと、IPそして設計支援のためのTSMC社とのパートナーシップにより、複数顧客のテープアウトを実現した。

シノプシスとTSMC社の長年にわたる協業を通じて、TSMC NanoFlexアーキテクチャを採用したTSMCのN2PおよびA16プロセスで認証済みのデジタル/アナログ設計フローとSynopsys.ai™が提供される。さらに、シノプシスはTSMC N5AおよびN3Aプロセス向けの堅牢な車載チップ向けIPソリューションと、業界最高水準のインターフェイスおよびファウンデーションIPソリューションを提供し、最高レベルの安全性/セキュリティ/信頼性を実現するだけでなく、先進チップ設計で最小の消費電力で最大の性能を実現する。

シノプシス　上級副社長　Michael Buehler-Garciaは次のように述べている。「TSMC社との緊密な連携により、我々は、開発チームが業界最先端のパッケージングおよびプロセス技術を用いたテープアウトを成功できるよう支援をしています。TSMC社認定済みのデジタル/アナログ設計フロー、3DIC Compilerプラットフォーム、TSMC社の先進プロセス・テクノロジ向けに最適化された包括的なIPポートフォリオにより、シノプシスは、お客様各社が性能向上/消費電力削減/開発期間の短縮を実現し、差別化されたマルチダイおよびAI処理向けチップを実現できるよう支援します」

TSMC社　エコシステム＆アライアンス・マネージメント　ディレクター　Aveek Sarkar氏は次のように語っている。「当社は、シノプシス社を始めとする長年にわたるOpen Innovation Platform^®（OIP）エコシステムパートナーと緊密に連携し、お客様が最先端SoC設計において高品質な成果と開発期間短縮を実現できるよう支援してきました。高いエネルギー効率と高い性能を兼ね備えたAI処理向けチップへの需要がますます高まる中、お客様各社が設計目標を達成あるいはそれを上回る成果を実現するためには、OIPエコシステムでの連携を通じて提供される、認証済み設計ツール、フロー、そして高品質なIPが不可欠です。」

TSMCの先端プロセスで、さらにパフォーマンスが向上したシノプシスのEDAフロー

シノプシスのジタル/アナログ設計フローと、それに対応するSynopsys.aiは、TSMC NanoFlexアーキテクチャを採用したTSMC N2PおよびA16プロセスで認証を取得しており、これによりチップのパフォーマンスと消費電力の最適化、そしてチップ・デザインの最先端半導体プロセス・テクノロジへの移行が可能になる。TSMC A16 Super Power Rail（SPR）プロセス認証済みの設計機能により、裏面配線設計の耐熱堅牢性を維持しつつ、電力分配とシステム性能を向上させることができる。シノプシスのパターンベース・ピンアクセス・メソドロジは、TSMC A16プロセス向けに強化されており、強力な面積削減を実現する。さらにシノプシスはTSMC社と協力してA14プロセス向けの設計フロー開発を進めており、最初のプロセス・デザイン・キットは2025年後半にリリース予定となっている。

シノプシスのフィジカル検証サインオフ・ソリューション IC Validator™も、TSMC A16プロセスで認証を取得しており、同プロセスでのDRCおよびLVSチェックをサポートしている。 IC Validator の大容量で柔軟なアーキテクチャは、、TSMC N2P フルパス静電放電 (ESD：Electrostatic Discharge) 検証を処理可能とすべく電気的ルールチェック（PERC：Programmable Electrical Rule Checker）をシームレスに拡張している。これにより、ターンアラウンド タイムを短縮できる。

先進の3DスタッキングならびにCoWoS^Ⓡ技術が3Dインテグレーションの成功を実証

シノプシスの3DIC Compilerは、アーキテクチャ検討からサインオフまでを統合した設計プラットフォームで、チップレットの3Dスタック設計や、CoWoS技術を活用したシリコン・インターポーザーおよびブリッジを含むTSMC-SoIC^®（SoIC-X）テクノロジをサポートしており、これらにより複数の顧客向けテープアウトを実現した。3DIC Compilerを活用することで、顧客企業はプラットフォームが提供する自動化されたUCIeおよびHBM配線、TSVおよびバンプ・プランニング、マルチダイ・サインオフ検証などの機能により、生産性の向上とターンアラウンドタイムの​​短縮を実現できる。

さらに、シノプシスとTSMC社はシリコン・フォトニクス分野で継続的に協業しており、TSMC-COUPE™テクノロジ向けにAIによる最適化が施された光学設計フローを実現することで、システム性能の向上と、マルチダイおよびAI処理向けチップにおけるマルチ波長および熱要件への対応を実現している。

シリコン成功への道を切り開く、業界をリードするシノプシスのIPポートフォリオ

シノプシスは、業界で最も包括的かつ最高水準のファウンデーションIPおよびインターフェイスIPポートフォリオの提供を通じ、TSMC社の次世代N2P/N2Xプロセスによる半導体イノベーションを加速している。シノプシスのIPポートフォリオは、HBM4、1.6T Ethernet、UCIe、PCIe 7.0、UALinkといった最新の高性能インターフェイス規格に対応しており、車載、IoT、HPCアプリケーション向けの堅牢なロードマップも提供している。またシノプシスは、高性能で実証済みのPHY、組み込みメモリー、高密度ロジック・ライブラリ、プログラマブルIO、NVM IPを包括的に提供している。N5AおよびN3A車載ノード向け専用IPに加え、5nmおよび3nm SoC向けの先進的なSRAMおよびファウンデーションIPを提供することで、シノプシスは幅広い市場に向けて次世代設計の厳しい要件を満たさなければならない顧客企業を支援している。

関連情報

• TSMC社とシノプシスの共通の顧客企業が、TSMC OIP Ecosystem Forumの参加者に向けて、これらの最新設計フローを用いた設計事例を講演する。トピックと講演者の詳細については、TSMCのOIP Ecosystem Forumウェブページにて確認可能。
  https://tsmc-signup.pl-marketing.biz/attendees/2025oip/na/

• マルチフィジックスおよびフォトニクス設計ソリューションを実現するTSMC社とシノプシスの協業に関しては下記にて確認可能。
  https://www.synopsys.com/ja-jp/japan/press-releases/2025-09-24-synopsys-collaborates-with-tsmc-to-enable-2d-and-3d-design-solutions.html

• シノプシスは、TSMC OIP Ecosystem Forumにて複数のデモを実施（ブースNo.204）
  https://www.synopsys.com/events/tsmc-oip-ecosystem-forum.html

• 3Dマルチダイ・デザイン向けIPの詳細は下記より入手可能。
  https://www.synopsys.com/articles/multi-die-design-3d-ip.html

シノプシスについて

シノプシス（Nasdaq: SNPS）は、シリコンからシステムまで、お客様のAI活用製品の迅速なイノベーションを支援するエンジニアリング・ソリューションのリーディング・カンパニーである。業界をリードするシリコン設計、IP、シミュレーションならびに解析ソリューション、そして設計サービスを提供している。幅広い業界のお客様と緊密に連携して、R&D能力と生産性の最大化を支援。今日のイノベーションを可能にし、明日の創造力の火をつける。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。