ニュースリリース - 2018年11月6日

ニュースリリース - 2018年11月6日

シノプシス、設計結果品質の20%向上、開発スピードの2倍向上を実現するFusion Compilerを発表

論理合成と配置配線の融合によりSoC 設計の常識を変える革新的なRTL to GDSII 設計ソリューション

 

概要

  • 拡張性の高い共通のデータモデル、業界最高水準のデザイン最適化エンジン、業界標準のゴールデン・サインオフ・ツール群の骨格を成す解析エンジンをベースに構築された唯一のRTL to GDSII ソリューション Fusion Compiler TM

  • 最高の設計生産性と柔軟性を提供する唯一のシングル・コックピット RTL to GDSII インプリメンテーション・フロー

  • 論理合成と配置配線の工程であらゆるテクノロジを共有する独自のアーキテクチャにより、Fusion Compiler が前例の無い高い設計収束性を実現

  • 業界をリードする半導体開発企業各社で活用され、最先端あるいは現在主流のプロセス・ノードでテープアウトを実現した実績を持つFusion Compiler

 

2018年11月6日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、デジタル・デザインのインプリメンテーションの新時代を切り開く革新的なRTL to GDSII ソリューション Fusion Compiler を発表した。Fusion Compilerは、これまでに無い高いデザイン・キャパシティを持つ論理合成テクノロジを業界をリードするIC Compiler II の配置配線ソリューションと融合することにより、設計結果品質の予測性を新しい次元に引き上げ、業界最先端デザインが直面する設計課題を解決する。この統合された設計ソリューション・アーキテクチャは、各種設計テクノロジをRTL to GDSII フローを通じて共有することにより、設計結果品質が20%、開発スピードが2倍向上という高い設計収束性を実現する。Fusion Compiler は、業界をリードする半導体開発企業各社によるテープアウト実績に裏打ちされており、最高品質のデザインを実現する実証済みソリューションである。また、単一の操作環境(シングル・コックピット)でRTL からGDSII にいたるインプリメンテーション・フローを実行できるため、比類なき設計生産性と柔軟性、処理能力を設計者に提供する。これにより、最も難易度の高いデザインに対しても高性能/低消費電力/小面積を実現することができる。

 

シノプシス デザイン・グループ 共同ジェネラル・マネージャー Sassine Ghazi は次のように述べている。「業界を一新する次世代ソリューションの提供にあたっては、設計生産性や設計結果品質がどれほど改善するかについて改めて評価する必要があります。Fusion Compiler は、IC Compiler II が業界をリードするテクノロジと比類なき高いデザイン・キャパシティを持つ論理合成テクノロジ、そして業界をリードするゴールデン・サインオフ・テクノロジを、拡張性の高い共通のデータモデルで結合することによって、最短期間で最高品質をもたらすべく開発されています」

 

東芝デバイス&ストレージ株式会社 取締役上席常務 森誠一氏は次のように語っている。「当社は、SoC 開発において、タイミング設計からフィジカル設計にわたる開発工程の強化に注力してきました。新技術Fusion Compiler について、シノプシス社と協力して、いち早くSoC への適用を検討。高難度製品に対して効果を発揮することを検証し製品開発への適用と立上げを加速。特に車載系の大規模な最新製品(FinFET 世代)において、その威力は大きく、目標性能をクリアして設計を完成することができました。従来技術に比べて、例えば面積縮小(10%)、消費電力削減(リーク30%)を実現しつつ設計期間を半分に短縮する事が可能になった製品もあります。Fusion Compiler の東芝設計環境への展開を完了し、現在、順次、SoC 製品への適用を推進しています」

 

Samsung 社 SARC & ACL  上級副社長  Michael Goddard 氏は次のように語っている。「当社が関係しているあらゆるマーケット分野でチップ・デザインの複雑性は増加しており、当社では、設計結果の予測性を高い次元で維持しつつ設計を進め、最高性能のデザインを達成することを重視しています。当社は、Fusion Compiler を用いて、テープアウトが目前に迫ったデザインの最高難度の幾つかのブロックに対して性能/消費電力/面積の最適化に取り組んでおり、タイミング性能の最大10% 向上、リークパワーの10% 削減とダイナミック・パワーの2~5%削減、面積の2~3%削減に向けて順調に開発を進めています。また論理合成からサインオフ段階に至るまでの設計結果予測性の高いフローのおかげで、設計のやり直し工程を削減でき、厳しい開発期間目標を達成できることを確認しながら設計を進めることができました。」

 

Fusion Compiler は、設計フローで共通のサインオフ解析/最適化/クロック・データ同時最適化/クロックトポロジー生成/配線エンジンをサポートする拡張性の高い単一データモデル上で動作する。これらの業界最高水準の設計/解析エンジンは、単一の最適化フレームワークとして統合されており、Fusion Compiler の高い設計結果予測性を実現している。また、このアーキテクチャにより、RTL to GDSII フロー全般にわたって最先端の設計テクノロジの共有が可能となっている。これまでは配置配線時にのみ用いられていた設計テクノロジを論理合成時にも適用することが可能となり、新しい次元の高い性能/低消費電力/小面積を実現することができる。

 

株式会社ソシオネクスト  SoC 設計統括部長  笹部太一郎氏は次のように語っている。「これまで当社は、開発期間短縮を明らかに実現できる革新的な設計テクノロジに関しては、その開発段階の早期から積極的に適用してまいりました。この早い段階での取り組みから、Fusion Compiler は、これまでの設計手法と比べて、フロー全体を通じて非常に優れた設計結果予測性を提供し、フロー全体の期間を短縮し、結果品質が向上することが明らかとなりました。これにより当社の極めて重要な開発プロジェクトのフィジカル設計を合理化し、新製品をより早く市場投入することができると判断し、この革新的なRTL to GDSII 設計ソリューションの適用に向けてシノプシス社と協業を重ねています」

 

シノプシスについて

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。

 

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941