ニュースリリース - 2020年5月11日

ニュースリリース - 2020年5月11日

TSMC 5nmプロセス対応の、業界で最も広範囲をカバーするシノプシス DesignWare IP群が 高性能コンピューティング向けSoCの開発を加速

業界最高水準の性能/低消費電力/小面積を実現する高品質なDesignWareインターフェイスIPならびにファウンデーションIP

 

概要

  • 112G/56G Ethernet、Die-to-Die、PCIe 5.0、CXL、CCIX、Memory InterfaceをはじめとするDesignWare® Interface PHY IP群が、最も高速なデータ転送レートを実現。
  • DDR5、LPDDR5、HBM2/2Eといった高性能Memory Interface IPが、最大限のメモリー帯域と低消費電力性能を実現。
  • 112G USR/XSR接続ならびに広帯域内部接続に対応した、ワイドパラレル・バスDie-to-Die PHYにより、極めて低いレイテンシで高信頼性リンクを実現。
  • ロジック・ライブラリ、マルチポート・メモリー・コンパイラ、TCAMなどの最適化されたFoundation IPが、低消費電力かつ最大限の性能を実現。

 

2020年5月11日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、TSMC 5nmプロセスに対応した、業界で最も多岐にわたる高品質な高性能コンピューティングSoC開発向けIP群を発表した。最も広範囲にわたる分野で使われているインターフェイスIPとファウンデーションIPを網羅したDesignWare IP群により、ハイエンド・クラウド・コンピューティング、AIアクセラレータ、ネットワーキング、ストレージ向けSoCの開発を加速させることができる。シノプシスが業界をリードしているこれらのDesignWare IPとTSMC社の5nmプロセス・テクノロジの組み合わせにより、設計者は、SoCへの各種機能の統合で直面する開発リスクを最小化しつつ、厳格な性能/消費電力/面積の要求を満たしたデザインを達成することが可能となる。

 

TSMC社 デザイン・インフラストラクチャ・マネージメント シニア・ディレクター Suk Lee氏は次のように語っている。「シノプシス社と長年にわたって重ねてきた協業をベースに、最先端のTSMCプロセスに対応したDesignWare IPを実現しました。お客様各社は、これらを活用して高性能コンピューティングをはじめ様々なマーケット分野でシリコン一発完動が可能となりました。シノプシス社が提供する当社の最先端プロセス・テクノロジ対応のDesignWare IP群により、設計者の皆様は、最先端ファウンダリ・ソリューションである当社のプロセス・テクノロジがご提供する優れた性能/消費電力のメリットを活用しつつ、必要な機能を短期間でデザインに組み込むことができるのです」

 

シノプシス IPマーケティング&ストラテジ担当上級副社長 John Koeterは次のように述べている。「これまで約20年にわたり、TSMC社のあらゆる世代のプロセス・テクノロジにおいて比類なき高性能/低消費電力/小面積を実現できる高品質なDesignWare IPのご提供を通じて、当社は業界の最前線に立ち続けてまいりました。今回、TSMC社の5nmプロセスに対応した業界で最も幅広いインターフェイスIPならびにファウンデーションIPをご提供することにより、お客様各社が、高性能コンピューティングの新時代を切り拓くSoCの開発を加速されるお手伝いをいたします」

 

提供可能時期ならびに関連情報

TSMC 5nmプロセスに対応した高性能コンピューティングSoC向けDesignWare Interface IPならびにFoundation IPは、2020年の第二4半期の提供開始を予定している。

詳細な情報は下記より入手可能。

https://www.synopsys.com/ja-jp/designware-ip/interface-ip.html

https://www.synopsys.com/ja-jp/designware-ip/memories-logic-libraries.html

 

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック・ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線・無線通信向けインターフェイス(業界標準プロトコル)IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。

詳細情報はhttps://www.synopsys.com/designwareより入手可能。

 

シノプシスについて

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。

 

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他の商標や登録商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

 

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941