ニュースリリース - 2018年8月15日

ニュースリリース - 2018年8月15日

IBMとシノプシス、革新的なDTCOを用いて3nmプロセス開発を加速


シノプシスが持つマニュファクチャリング、IP、デザイン・インプリメンテーションのテクノロジにより、業界唯一の完全なDTCOフローを実現

 

概要

  • シノプシスのSentaurus、Process Explorer、StarRC™、SiliconSmart®、PrimeTime®、IC Compiler™ II を活用したDTCOメソドロジにより、最先端の半導体プロセス開発のコストと期間を削減

  • 半導体素材/リソグラフィ/プロセス/デバイスに対する高精度なシミュレーションが可能なTCADシミュレータにより、ウェハ製造前にプロセス・オプションを評価

  • IC Compiler II によるスタンダードセルと機能ブロックのコンカレント・デザインにより、消費電力/性能/面積/コスト(PPAC:Power, Performance, Area, Cost)の目標を達成できる半導体素材/トランジスタアーキテクチャ/プロセスのオプションを決定するのに必要なデザインレベルの指標の活用が可能に

 

2018年8月15日 カリフォルニア州マウンテンビュー発 –シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、3nm以降の草分けとなる新しい半導体プロセスの開発に向けて設計と製造の最適化メソドロジ(DTCO:design technology co-optimization)を適用するためのIBM社との協業を発表した。DTCO は、ウェハ製造前の最初期段階でデザイン指標を用いて、新しいトランジスタ・アーキテクチャ、半導体素材、プロセス・テクノロジのオプションを効率的に評価して絞り込んでいくメソドロジである。この協業により、シノプシスは現在のDTCO ツール・フローを新しいトランジスタ・アーキテクチャやプロセス・オプションの開発に向けて改善していく。IBM 社は、同社のパートナー各社がIBM 社の最先端プロセス・ノードで得られるPPAC のメリットを評価するためのプロセス・デザイン・キット(PDK)の早期開発が可能となる。

 

IBM社 Research Lab, Semiconductor Research 担当副社長 Dr. Mukesh Khare は、次のように語っている。「7nm以降のプロセス・テクノロジ開発で製造性/消費電力/性能/面積/コストの最適解に到達するためには、新しい半導体素材やトランジスタ構造の検討が不可欠です。可能な全てのオプションを厳しく吟味してベストなアーキテクチャに短期間でたどり着くことは、ファウンダリにとって大きな課題です。シノプシス社とDTCOで協業することにより、当社は、CPUコアなどの典型的な機能ブロックからもたらされる様々なデザイン指標に基づいてベストなトランジスタ構造やプロセス・オプションを効率的に決定することができます。これにより、より短期間でコストを抑えたプロセスの開発が可能となるのです」

 

今回の協業でIBM 社とシノプシスは、マスクシンセシス・ツール Proteus を用いて新しいパターニング・テクニックと開発/評価し、半導体素材の原子レベルのモデリング/シミュレーション・ツール QuantumATK を用いて新素材のモデリングを行い、TCAD シミュレータ Sentaurus やデバイス構造・高速作成ツール Process Explorer を用いて新しいトランジスタ構造を最適化し、パラメータ抽出ツール Mystic を用いてコンパクト・モデルのパラメータ抽出を行う。こうした革新的な開発結果から導き出されるデザインルールや前提となるプロセスを基に、セル・ライブラリのデザインやキャラクタライズを実行する。配置配線ツール IC Compiler II、RC 抽出サインオフ・ツール StarRC、キャラクタライズ・ツール SiliconSmart、スタティックタイミング・サインオフ・ツール PrimeTime、フィジカル検証サインオフ・ツール IC Validator で構成したフィジカル設計フローをベースにしたFusion Technology™を活用して、ブロックレベルでPPACの評価を行う。

 

今回の共同開発の概要は下記の通りである。

  • 配線性、消費電力、タイミング、面積を考慮してトランジスタレベルならびにセルレベルのデザインを最適化できるDTCOの開発

  • ナノワイヤをゲート電極で完全に取り囲んだGate-All-Aroundナノワイヤ、ナノスラブ・デバイスなどの新しいトランジスタ構造をプロセス/デバイス・シミュレーションを通じて評価/最適化

  • 過剰設計やデザイン・フローのオーバーヘッドを抑制して信頼性の高いデザインを実現するために、ばらつきがタイミングや消費電力に及ぼす影響をSPCEシミュレーションや寄生抽出、ライブラリ・キャラクタライズ、スタティックタイミング解析などで正確に把握できるよう、ばらつき考慮のモデルを最適化

  • モデルやライブラリ・アーキテクチャ、デザイン・フローを精緻化するためにゲートレベルのデザイン指標を収集し、新プロセスによるPPACのメリットを最大化

 

シノプシス CTO Antun Domicは、次のように述べている。「シノプシスは、半導体素材の探求からブロックレベルのフィジカル設計にまで活用できる唯一かつ完全なDTCOソリューションを持っています。そしてIBM社がプロセス開発と設計に関して蓄積してきた幅広いノウハウは、当社のDTCOを3nm以降のプロセス開発に活用できるよう拡張していくにあたってまたとない支援となります」

 

DTCO に関する詳細な情報は下記より入手可能。

www.synopsys.com/DTCO

 

シノプシスについて

Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。

 

# # #

 

Synopsysは、Synopsys, Inc.の登録商標または商標です。

その他のブランド名/製品名/サービス名/機能名称や商標は、それぞれの所有者の知的財産です。

 

<お問い合わせ先>

 

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941