シノプシス、TSMC 16nm FinFET Plusプロセス向けの広範囲にわたる実チップ実証済みIPの提供を開始
TSMC 16FF+プロセス対応のDesignWare IPによりモバイル機器やエンタープライズ機器向けSoCの開発が加速
概要
- TSMC 16FF+プロセス向けDesignWare Interface PHY IP群:
USB 3.0/2.0ならびにHSIC、16G PHY、PCI Express® 4.0/3.0/2.0、SATA 6G、HDMI 2.0、MIPI D-PHY、DDR4ならびにLPDDR4/3/2 IP
- TSMC 16FF+プロセス向けDesignWare Embedded Memory IP群:
高速/高密度/超高密度SRAM、Register File、ViaROMメモリーコンパイラ
- FinFETベース・メモリーで高いテスト・カバレッジと短期間でのリペアを実現するために最適化されたDesignWare STAR Memory System
2015年4月7日カリフォルニア州マウンテンビュー発 – シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、TSMC社の16nm FinFET Plus(16FF+)プロセスに対応した広範囲にわたるDesignWare PHY IPの提供開始を発表した。これらのIPにより、設計者は、開発リスクを抑えつつ、必要な機能をモバイル機器やエンタープライズ機器向けSoCに統合できるようになる。TSMC社の16FF+GLならびに16FF+LLプロセス・チップで実証済みのDesignWare IPを活用することにより、TSMC 16FF+プロセス・ベースのエンベデッド・メモリーや、 USB 3.0/2.0ならびにHSIC、 PCI Express 4.0/3.0/2.0、 SATA 6G、 HDMI 2.0、 MIPI D-PHY 、 DDR4/3ならびにLPDDR4/3/2 などのプロトコルに準拠したインターフェイスIPを組み込んだSoCの開発をより短期間で行えるようになる。
TSMC社 設計インフラストラクチャマーケティング担当シニア・ディレクター Suk Lee氏は次のように語っている。「当社は、シノプシス社との長年にわたる協業を通じて、最先端プロセスで実チップに実装した実績のあるIPを提供し続け、モバイル機器やエンタープライズ機器向けSoCの開発期間短縮に貢献してまいりました。当社の16FF+プロセスに対応したDesignWare IP群を活用することにより、設計者の皆様は、最先端プロセスによってもたらされる高いチップ性能、低消費電力、小面積のメリットを活かしつつ、量産開始までにかかる期間を短縮することができます」