ニュースリリース - 2012年11月13日

システム性能が最大3倍向上した新しいFPGAベース・ハードウェア・プロトタイピング・ソリューション

HAPS-70のスケーラブル・アーキテクチャとハードウェア/ソフトウェア統合プロトタイピング・フローにより
プロトタイピング可能なデザイン規模を1億4400万ASICゲートに拡大、処理能力も向上

要旨

• 新しいHAPS Trak 3のI/O接続テクノロジとハイスピード・タイムドメイン・マルチプレキシング・テクノロジにより、プロトタイプ・システム性能が最大3倍向上
• モジュール式アーキテクチャにより1200万から1億4400万ASICゲートまで実装可能。個別IPブロックやプロセッサ・サブシステムから完全なSoCに至るまで、様々な規模のデザインのプロトタイピングが可能に
• HAPSの柔軟な接続アーキテクチャとCertifyの新機能の組み合わせにより、複数FPGAへのデザイン分割効率が10倍向上
• Universal Multi-Resource Bus（UMRBus）の改善により、最大400MB/秒のデータ転送速度を実現。デバッグ効率が向上し、Virtualiｚerとの組み合わせによるハイブリッド・プロトタイピングの実行性能も向上
• 事前検証済みのシノプシス DesignWare IP群の併用により、IPブロックを迅速に統合でき、ソフトウェア開発を更に早期に開始可能

2012年11月12日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、SoCの大規模化と複雑化に対応するため、FPGAベース・ハードウェア・プロトタイピング・ソリューションのHAPS製品ラインを拡張し、HAPS-70の提供を開始すると発表した。HAPS-70システムは、ハードウェア技術とソフトウェア技術を高度に統合したプロトタイピング・ソリューションであり、HAPS Trak 3のI/O接続テクノロジとハイスピード・タイムドメイン・マルチプレキシング（HSTDM）テクノロジの組み合わせにより、従来の接続機構とピン・マルチプレキシングに比べて、プロトタイプのシステム性能が最大3倍向上している。この最新のプロトタイピング・システムに搭載されたザイリンクス社の最新FPGAデバイス Virtex®-7とスケーラブルなアーキテクチャにより、1200万から1億4400万ASICゲートまで、様々な規模のデザインを実装できる。Virtex-7のI/OバンクとHAPS Trak 3コネクター間で実現した柔軟かつ整合性のとれたピン接続機能により、設計者は、未使用ピン数を最小化しつつ必要なI/Oバンド幅を自在に実装できる。

ザイリンクス社　FPGAプラットフォーム・マーケティング担当副社長　Tim Erjavec氏は次のように語っている。「スタックド・シリコン・インターコネクト・テクノロジによって実現したVirtex-7 2000T FPGAは、200万ロジックセルを備え、トランシーバーのシリアル・データ転送速度は12.5Gb/秒に達します。デザイン規模が大きく高速I/Oが必要なASICのプロトタイピングには、まさに理想的なFPGAデバイスです。シノプシス社のHAPS-70は、Virtex-7 2000T PFGAがご提供する大規模なデザイン容量とI/Oバンク機構を活用して、複数のFPGAにまたがるデザイン・プランニングが容易なプロトタイピング・システムを実現し、超大規模なASIC SoC設計にも対応できる拡張性を提供しています」

HAPS-70は、デザイン分割にかかる期間を短縮し、個別IPブロックやプロセッサ・サブシステムから完全なSoCに至るまで、様々な規模のデザインのプロトタイプの作成とデバッグを自動化するプロトタイピング用ソフトウェア環境と統合されており、RTLデザイン完成からプロトタイプ実行までにかかる工数を削減する。
また、モジュール式アーキテクチャのプロトタイピング・システムであるため、IPやSoC上で稼動するソフトウェアの開発やハードウェアとソフトウェアの統合、システム全体のバリデーションなどの作業で単一プロトタイピング環境として共有でき、別の開発プロジェクトでプロトタイプを一から作り直す工程を削減できる。
シノプシスのマルチFPGA設計環境 CertifyのHAPS向け新機能は、特許申請中のアルゴリズムにより、デザインの自動分割とボードの構成要素の自動認識を実行できるため、プロトタイピング効率が10倍効率化し、手作業によるやり方に比べてプロトタイプの構築が非常に簡単に行える。
またHAPS-70は、HAPS Deep Trace Debug機能を搭載しており、FPGAに実装されたデバッグ回路が従来使用してきたメモリーと比べて約100倍の容量を持つメモリーを信号データの格納に使用できるようになるため、デバッグ効率が大幅に向上する。

開発対象のシステムのバリデーションとソフトウェア開発環境構築を容易にするため、USB 3.0/PCI Express®/HDMIといった各種インターフェイスIPと取り揃えたシノプシス DesignWare Interface IPは、HAPSシステム上で機能が実証されている。HAPS上で実証済みのDesignWare IP群と、一般的なプロトコル機能を実装したHAPSドーターボードの幅広いラインナップを活用すれば、設計者はシステムへの各種IPの組込みにかかる工数を削減でき、製品開発プロジェクトの早い段階からソフトウェア開発環境を立ち上げることができる。

Mindspeed Technologies社　VLSIコア・エンジニアリング　エグゼクティブ・ディレクター　Surinder Dhaliwal氏は次のように語っている。「プロトタイピング工程の生産性を高め、ハードウェアとソフトウェアのバリデーションを加速できるシノプシス社のHAPSプロトタイピング・システムは、当社にとって、ずっと無くてはならないソリューションでした。当社が今後も製品開発を継続していくにあたり、当社が開発しているような大規模かつ複雑なデザインをターゲットに、性能、キャパシティ、デバッグ性が更に強化されたプロトタイピング・ソリューションをシノプシス社が提供してくださったことを非常に喜んでおります」

シノプシスのUniversal Multi-Resource Bus（UMRBus）もHAPS-70システム向けに機能改善がなされており、最大400MB/秒のデータ転送速度を実現している。またUMRBusは、シノプシスの仮想プロトタイピング・ソリューション Virtualizerで開発した仮想プロトタイプとHAPS-70システムとのシームレスなリンクを実現できるため、より早い段階でソフトウェア開発を開始しハードウェアとソフトウェアの統合を実現するためのハイブリッド・プロトタイプ環境を構築することができる。また、各階層ブロックのレベルでプロトタイプ構築とデバッグを進めていく段階で、UMRBusが提供するリモート・アクセス機能、C++/TCLプログラミング・インターフェイス、シノプシスの機能検証ソフトウェア VCSとのコ・シミュレーション機能を使用できるため、設計フローの初期段階でもHAPS-70プロトタイピング・システムを活用できる。

シノプシス　IP & システム担当副社長兼　John Koeterは、次のように述べている。「デザインの大規模化、ソフトウェアの複雑化、可能な限り早い段階でのソフトウェア開発環境の構築は、SoCプロトタイプ作成者にとって最も大きな課題です。HAPS-70システムは、最高のキャパシティおよびシステム性能とインテリジェントなデザイン分割ツール、デバッグツールを統合してご提供することによって、より高い機能を実現し、ソフトウェア開発とハードウェア/ソフトウェア統合にかかる期間を一層短縮します。ハードウェア技術、ソフトウェア技術、IP技術といった様々な分野で当社が誇るインダストリー・リーディング・テクノロジをご活用いただくことにより、設計者の皆様は、最大規模のSoCのバリデーション効率をすぐにでも高めることができます」

提供開始時期と関連情報
HAPS-70システムは、1200万ASICゲートから1億4400万ASICゲートに対応した9機種につき、早期適用顧客向けに既に提供を開始している。9機種とは、HAPS-70 S12、HAPS-70 S24、HAPS-70 S36、HAPS-70 S48、HAPS-70 S60、HAPS-70 S72、 HAPS-70 S96、HAPS-70 S120、HAPS-70 S144である。S以下の数字は、実装可能なASICゲート数を示している。（百万ゲート単位）

HAPS-70についての詳細情報はhttp://www.synopsys.com/haps70より入手可能。

• ハイブリッド・プロトタイピング：http://www.synopsys.com/jp2/Prototyping/FPGABasedPrototyping/Pages/hybrid-prototyping.aspx
• HAPS Deep Trace Debug機能：http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/troubleshoot-debug.aspx
• FPGAベース・プロトタイピング・メソドロジ・マニュアル：http://www.synopsys.com/fpmm
• FPGAベース・プロトタイピング・ブログ：http://blogs.synopsys.com/breakingthethreelaws/

Embedded Technology / Electronic Design Solution Fair 2012でのHAPS-70展示
HAPS-70は、11月14日から16日まで横浜で開催されるEmbedded Technology / Electronic Design Solution Fair 2012のシノプシス・ブース（ブースNo：D-35）にてデモ展示される。