シノプシス、サムスン電子と協業し20nm設計で大きく前進
サムスン電子がIC CompilerとIC Validatorのフィジカル検証テクノロジを用いて20nm SoCのテープアウトを実現
2011年7月11日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は、最先端半導体ソリューションの世界的リーディング・カンパニーのSamsung Electronics Co., Ltd.（以下、サムスン電子）と協業で開発した設計ソリューションが、同社のHigh-kメタルゲート（HKMG）プロセス・テクノロジを用いた20nmテストチップのテープアウトを達成したと発表した。このテストチップは、シノプシスのGalaxyデザイン・プラットフォームを用いて開発された。使用されたツールは、論理合成ソリューション Design Compiler、配置配線ソリューション IC Compiler、インデザイン・フィジカル検証ソリューション IC Validator、RC抽出ソリューション StarRC、スタティックタイミング・サインオフ・ソリューション PrimeTimeなどである。
今回の20nmテープアウト成功は、次世代の20nmギガ・スケールSoC開発のための包括的な設計インフラの開発と実証を目的としたサムスン電子とシノプシスとのR&Dコラボレーションの成果である。この協業の一部として開発された革新的な設計ソリューションの主なものには、新しいデバイス構造のモデリング技術、ダブルパターンニング対応の配置配線とフィジカル検証テクノロジ、最先端配線機能とデザインルール・チェック機能などがある。また、こうした技術革新によって、何千もの複雑なデザインルールや製造可能な配線パターンを完全に遵守しつつ、非常に高速な配線処理能力が実現した。
サムスン電子 Infrastructure Design Center System LSI Business担当副社長のDr. KM Choiは次のように語っている。「当社は、最先端のプロセス・テクノロジと設計テクノロジの深いノウハウとISDAとの長期にわたる協力関係を通じて、20nmソリューションをいち早く整備しています。今回シノプシス社と緊密に協力し、当社の20nm設計インフラに必要となる革新的な技術をタイムリーに実現しました。シノプシス社の優れたテクノロジによって、当社の最初の20nmテストチップの設計と実証を迅速に達成することできました。このテストチップのテープアウト成功は、当社の20nmプロセス・テクノロジに対応した設計環境整備に向けた記念すべき実績の証となるものです」
シノプシス インプリメンテーション・グループ ジェネラルマネージャー兼上級副社長 Antun Domicは、次のように述べている。「サムスン電子様は、新しいテクノロジの開発に向けた長年にわたる強力なパートナーです。今回の20nm設計ソリューションの実現は、当社とサムスン電子様の時代に先駆けた緊密なコラボレーションの一例であり、20nmプロセス・テクノロジを用いた設計のニーズに応える革新的なEDAソリューションをタイムリーにご提供できることの証にほかなりません。当社は今後も、サムスン電子様との協業を通じて、両社共通のお客様が最先端のプロセス・テクノロジでの設計を成功裏に終えることができるよう、必要とされる設計インフラを確実にお届けしてまいります」