ニュースリリース - 2011年5月31日

シノプシス、28nm設計ソリューションと先進のシステムレベル設計機能をTSMCリファレンス・フロー 12.0で提供

TSMC社の28nmプロセスを用いる設計者の早期量産開始・早期市場投入を実現するための最適なメソドロジを提供

• TSMC社28nmプロセス・テクノロジでの製造性コンプライアンスをフィジカル設計からサインオフに渡って包括的にサポート
• TSMC社のシリコン・デザイン・フローの一部に組み込まれたバーチャル・プロトタイピング・ソリューションにより、実チップ完成前の段階でのソフトウェア開発とハードウェア・アーキテクチャの最適化が実現
• UVMベースのソフトウェア・ドリブン検証ソリューションとテストベンチの再利用が可能なハイブリッド・バーチャル・プロトタイプにより、短期間で検証が終了
• TSMC社の最先端プロセス・テクノロジ向けに最適化された高位合成ソリューションにより、C/C++ベース・デザインの性能と消費電力を最適化

2011年5月26日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は、TSMC社の28nmプロセス・テクノロジ向け製造性コンプライアンスと最先端システムレベル・プロトタイピングのソリューションを組み込んだ包括的な設計フローをTSMCリファレンス・フロー 12.0で提供開始したと発表した。今回のフローに搭載された新しい機能としては、TSMC社の最先端プロセス向けのバーチャル・プロトタイピングならびに高位合成ソリューション、製造性コンプライアンス機能の拡張、シノプシス Galaxyデザイン・プラットフォームでのTSMC社の最新の28nmデザインルールならびにモデルの完全サポートなどがある。ツールの各種新機能とシステムレベル設計機能の統合により、設計者は、TSMC社28nmプロセスをターゲットにした設計で生産性を改善し、早期量産開始・早期市場投入を実現することができるようになる。

TSMC社 デザイン・インフラクトラクチャ・マーケティング担当ディレクター Suk Lee氏は、次のように語っている。「当社とシノプシス社は、両社共通のお客様に最適化された設計メソドロジを提供することによって、その設計生産性と設計品質を向上していただくため、リファレンス・フロー 12.0の開発に共同で取り組んでまいりました。シノプシス社の各種設計ツール、IP、システムレベル設計機能ならびにバーチャル・プロトタイピング機能と、当社の完全な28nm設計インフラならびに最先端プロセス・テクノロジの組み合わせにより、設計者の皆様には、最適な性能と製造性を両立させたデザインを実現する包括的なソリューションをご提供できるようになりました」

シノプシスは、どのバーチャル・プロトタイピング・ソリューションとSynphony C Compilerの高位合成ソリューションを用いて大量のソフトウェアとハードウェア・プラットフォームの早期開発と迅速な検証を実現する包括的かつ一貫性の高いメソドロジを提供するため、リファレンス・フロー 12.0の拡張に取り組んだ。シノプシスのバーチャル・プロトタイプ作成ツールとTLM 2.0モデル・ライブラリを使用することにより、設計者はシステムモデルを素早くかつ自動で生成・統合し相互接続してバーチャル・プロトタイプを構築することができる。このフローにTSMC社のPower Performance Areaモデルを組み込むことにより、ハードウェア設計者とソフトウェア開発者は、TSMC社のテクノロジ・ノードとソフトウェア仕様に依存するトレードオフを開発フローの中で数ヶ月前倒しで実行できるようになる。このシステムレベル設計フローは、SystemCTM TLM 2.0ならびにUVMベースのシノプシス VCS検証ソリューションが提供するRTLモデルとハイブリッド・バーチャル・プロトタイプを統合することにより、検証環境の再利用とソフトウェア・ドリブンのシステム検証を実現する。高位合成ソリューション Synphony C Compilerは、TSMC社の最先端プロセス向けに最適化されているため、設計者は抽象度の高いC/C++コードから性能/消費電力が最適化されたデザインを迅速に生成することができる。

このフローには、ARM® CortexTM-A9 MPCoreTM Fast Modelベースのバーチャル・プロトタイプがリファレンスで含まれており、H.264形式のビデオ・サブシステムのTSMC実装例で拡張が施されている。同じくフローに搭載されているLinux SMPカーネルとファイルシステムとの連動により、この実装例はハードウェア/ソフトウェアの早期統合のための現実的なテンプレートとして機能し、バーチャル・プロトタイプ上でのデバッグと解析をフルに実行できる。また、このフローはSynphony C Compiler向けに完全にドキュメント化されたデザイン例も提供している。

Galaxyデザイン・プラットフォームは、フィジカル設計からサインオフに渡って製造性コンプライアンスを確立するためTSMC社の最新の28nmデザインルールを包括的にサポートしている。さらにリファレンス・フロー 12.0には、テープアウト直前のデザイン上で、最終段階でのリーク電流修正を実行するIC Compilerのリーケージ最適化エンジンも組み込まれている。また、IC Validatorの特許技術であるパターン・マッチング・テクノロジも組み込まれているため、製造性を阻害するレイアウト・パターンを素早く特定/修正するIC Compilerの“インデザイン”フィジカル検証機能のメリットも活用できる。

シノプシス　コーポレート・マーケティング＆ストラテジック・アライアンス担当副社長　Rich Goldmanは、次のように述べている。「設計者は、システムレベルのコンセプト段階からシリコン製造まで一貫してSoC開発を実行できる収束性/結果予測性の高いフローを使用することによって、TSMC社の最先端プロセス・ノードの利点を最大限活かしたいと考えています。シノプシスは、TSMC社との協業により、ファレンス・フロー 12.0の中で優れた解析/検証/設計ソリューションを実現し、両社共通のお客様が、その高度なSoC設計目標を達成するための最適な手法をご提供できるようになりました」

TSMCリファレンス・フロー 12.0のシノプシス・フローについて
TSMCリファレンス・フロー 12.0には、シノプシスの包括的なシステムレベル設計ソリューション、インプリメンテーション・ソリューション、検証ソリューション、IPが組み込まれている。主要な構成要素は以下の通りである。

システムレベル設計

• Virtual PrototypingとDesignWare System-Level LibraryによるSoCバーチャル・プロトタイプ作成、ならびにパワー/パフォーマンス解析
• Design Compiler UltraによるRTL合成へのパスを提供する高位合成ソリューション Synphony C Compiler

DesignWare IP

• ARM AMBA®バス対応のDesignWare設計用IPならびに検証用IPが提供するAMBA 2.0/AMBA 3 AXITM向けオンチップバスならびにペリフェラル・ブロック
• coreAssemblerによるIPの自動アッセンブリ

検証

• TSMC社28nmモデルに対応したCustomSimならびにHSPICEによる回路シミュレーション
• VCSとMVSIMによる多電圧考慮の機能シミュレーション
• MVRCによるローパワー・スタティック検証
• VCSとUVM 1.0によるSoCシステムレベル検証

フィジカル・インプリメンテーション

• Zrouteテクノロジ、ダミービア挿入機能を搭載したIC Compilerによる配置配線
• フィジカル・インプリメントを進めながらフィジカル検証を行うことで不測のリスクを回避するIC Validator の“インデザイン”DRC/LVSフィジカル検証ならびにサインオフ

RTLシンセシスならびにテスト容易化設計

• トポグラフィカル・テクノロジや配線密集度最適化機能を搭載したDesign Compiler UltraならびにDesign Compiler GraphicalによるRTLシンセシス
• DesignWareのデータパスIPライブラリ
• Power Compilerによる消費電力最適化とマルチボルテージ・パワー・マネージメント
• Formalityによる機能等価性検証
• テストコストを削減するDFT MAXのテストデータ圧縮合成
• TetraMAXによるテストパターン自動生成（ATPG）

解析ならびにサインオフ

• ステージベースのAOCV（Advanced on Chip Variation）を搭載したPrimeTimeによるスタティックタイミング解析
• StarRCによるVCMP考慮のRC抽出機能、eDRAMトールコンタクト、ビアエッチ、トレンチコンタクト・モデリングのサポート
• PrimeYield LCCのリソグラフィ・ホットスポット自動解析/修正とTSMC社LPCフォーマットサポート
• RC抽出ならびにタイミング/IRドロップ解析

早期歩留まり立ち上げ

• Yield Explorerのフィジカル・パターン考慮のデザイン・セントリック・ボリューム分析機能によるシステマティック欠陥の分離と優先付け
• システマティック欠陥シミュレーション・データに基く歩留まり解析によるプロセス・マージンへの影響の迅速な把握

また、シノプシスのプロフェッショナル・サービスは、TSMCデザインセンター・アライアンスに加盟しており、Lynx Design SystemならびにTSMCリファレンス・フロー 12.0でのチップ・インプリメンテーションとフロー適用に関して、技術的専門知識を提供できる。さらにシノプシスは、DesignWareライブラリのユーザーに、TSMC Nexsysスタンダードセル・ライブラリならびにI/Oライブラリを無償で提供している。