ニュースリリース - 2009年2月24日

ARM、ルネサステクノロジ、シノプシスの共著による 業界初のローパワー検証メソドロジ・マニュアルが発刊

30社を越す企業のエキスパートのベストプラクティスの集大成

2009年2月23日カリフォルニア州マウンテンビュー発  -  半導体の設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys,Inc.、Nasdaq上場コード:SNPS）は本日、Verification Methodology Manual for Low Power（VMM-LP）の発刊を発表した。VMM-LPは、ローパワー・デザインを包括的に検証するための実証済みのメソドロジをまとめた指南書で、ARM社、株式会社ルネサステクノロジ、シノプシスの協業成果である。VMM-LPにより、業界のベスト・プラクティスを幅広く活用して、ローパワー・デザインの効果的な検証を行えるようになる。本書は、ARM社とシノプシスの共著による Verification Methodology Manual for SystemVerilogが確立した実証済みメソドロジに基づいたもので、30社を越す企業がローパワー検証に取り組む中で蓄積してきた検証とIPの経験の集大成である。2009年2月24日にカリフォルニア州サンノゼで開催されるDVConでは、本書が提唱するメソドロジについてのチュートリアル・セッションが行われる。

Samsung Electronics社 ローパワー検証メソドロジ担当 シニア・エンジニア Jianfeng Liu氏は次のように述べている。「ローパワー・デザインの検証業務は、ローパワー設計手法に習熟しきっていない今日の多くの検証担当者にとっては、非常に困難な課題となります。VMM-LPには、ローパワー検証に必要となる詳細なルールやガイドラインが記載されており、ローパワー検証のあらゆる局面に対応できる貴重かつ時宜を得た参考書です」

Seagate Technology社 SOCパワーアーキテクト David Wheelock氏は次のように述べている。「チップ上の消費電力をコントロールするアーキテクチャを作り上げるというのは、紙に書いたように上手く行くものでもなければ、論理的に正しいから達成できるというものでもありません。VMM-LPは、ローパワー・システムを開発する設計エンジニアと検証エンジニア双方が陥り易いワナや実際的な問題をきちんと網羅していますし、実際のチップで発生した設計や検証の問題点について個別の例を挙げて解説しています。本書に述べられているルールや推奨手法を活用することにより、エレクトロニクス業界は、より環境に優しい未来の創造に近づくことができるでしょう」

ローパワー設計テクニックは、非常に複雑な技術で、またその検証作業の複雑度も爆発的に増加しており、消費電力目標を達成したデザインを一回目のシリコン製造から実現するには、開発者にきちんと理解され、堅牢で、再利用可能な検証環境の構築が不可欠となっている。VMM-LPは、ローパワー・デザインに潜むバグの共通原因について言及し、ローパワー・デザインの検証のためのルールやガイドラインを提供し、再利用可能な検証環境の構築に用いられるSystemVerilogベースクラス・ライブラリを定義し、包括的なローパワー検証を実現するために必要となるアサーションやカバレッジの推奨テクニックも公開している。

HiSilicon社 K3 LPグループは次のように述べている。「ローパワー検証は、ローパワー・デザインを実現するための重要な課題です。VMM-LPは、業界のエキスパートの方々のベスト・プラクティスを活用した、再利用可能なローパワー検証環境を構築するための大きな支援となります。本書によって、ローパワー・デザインに潜むバグの発見が容易になるだけでなく、シリコン完成以前の早期設計段階で発見できるようになります。これによって削減できるマスクコストやデバッグ工数は膨大なものです」

VMM-LPがカバーするメソドロジにより、検証エンジニアは、カバレッジ収束やアサーションによるバグの特定が可能になる。このテクニックは、シノプシスのローパワー・ソリューション Eclypseを構成するボルテージ考慮の検証ツールであるMVSIMやMVRCを用いることで容易に実行できる。これらのツールでは、VMM-LPで述べられているルールに基づいたローパワー・デザインの検証が可能である。また、ベースクラス・ライブラリにより、VMM-LPが提唱する構造化・再利用化手法に基づいた検証環境を実現することができる。

Sunplus Technology社 ホーム・エンターテイメント製品テクニカル・ディレクター　Ying-Chih Yang氏は次のように述べている。「電力消費の問題は、今日のモバイル機器向けSoCの開発にとって非常にクリティカルな要素ですので、ローパワー性能を正確に検証する能力は、一回目のシリコン製造で成功を収めるには必要不可欠です。VMM-LPは、必須かつ信頼できるテクニックの集大成であり、これによってローパワー・デザインの複雑な検証タスクをシンプルかつ迅速に実行できるようになります」

STARC 執行役員 開発第1部長 西口信行氏は次のように述べている。「日本の設計業界ではローパワー設計手法が広く用いられており、そういったデザインを自信を持ってテープアウトするには包括的な検証メソドロジが強く求められています。VMM-LPは、こういった業界ニーズに対する回答であり、ローパワー検証のあらゆる側面をカバーする完全かつ洗練された手法です。ローパワー・デザインの検証では何がなされねばならないか、そして最初の段階でそれを正しく実行するには何が必要かがきちんと述べられています」

Magma Design Automation社 製品開発担当副社長 Ed Huijbregts氏は次のように述べている。「製品の低消費電力化の要請は、半導体業界全体の協業体制にパラダイムシフトを引き起こしています。オープンで、体系化され、かつ文書化されたメソドロジなくしては、ローパワー・デザインに対する正確で包括的な検証は極めて怪しい魔術のようなものであり生産性の垂れ流しに終わってしまいます。その系統的でガイドライン形式のアプローチによって、VMM-LPは、ローパワー・デザインを正しく検証するための正確な青写真を提供してくれます」

VMM-LPについて
VMM-LPの主執筆者は、旧ArchPro Design Automation社（2007年シノプシスが買収）の創設者であり現在はシノプシスのR&Dグループ・ディレクターを務めているSrikanth Jadcherla、ウェブサイトVerification Guildの主宰者でありシノプシス FellowのJanick Bergeron、株式会社ルネサステクノロジ DFMディジタルEDA技術開発部　主管技師の井上善雄、「Low Power Methodology Manual（LPMM） - Springer社刊」の共同執筆者のひとりでありARM社FellowのDavid Flynnである。

VMM-LPには、ローパワー検証のための環境を迅速に構築し完全な検証を実践するための堅牢で拡張性の高い検証アーキテクチャが定義されている。このメソドロジは、パワーマネージメントが施されたチップの検証に必要なあらゆる側面に対応している。すなわち、スタティック検証手法を用いるべき部分とダイナミック検証を用いるべき部分についてのサジェスチョン、検証容易性を考慮した設計のテクニック、スピーディな検証を実現するためのアサーションベース検証や検証カバレッジ解析の活用法などである。

提供開始時期について
書籍版VMM-LPは、既に販売開始しており、ウェブサイトVMM Central（http://www.vmmcentral.org）にて購入できる。PDFバージョンは、同サイトからダウンロードできる。また同サイトに登録しておけば、SystemVerilogベースクラス・ライブラリのソースコードが提供可能になり次第その通知を受け取ることができる。