ニュースリリース - 2005年9月26日

シノプシス、SystemVerilog対応テストベンチ自動生成ツールPioneer-NTBを発表

Q&A

実績のあるシノプシスのVCSテクノロジをベースに開発され、標準規格に準拠したHDLの混在検証を提供するPioneer-NTB

2005年9月26日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、複雑なSoCおよびIPデザインの検証効率と品質を向上させる新しいSystemVerilog対応テストベンチ自動生成ツールDiscovery Pioneer-NTBを発表した。Pioneer-NTBを採用することにより、設計者はシノプシスのテストベンチ自動生成、機能カバレッジ、アサーション解析、および検証用IPの各テクノロジを、サードパーティ製ミックスドHDLシミュレータとともに活用できる先進の検証メソドロジを導入することができる。すなわち検証エンジニアは、Pioneer-NTBのSystemVerilogベース検証環境上で、サードパーティ製のVHDL、Verilog、そして言語混在シミュレータを容易に起動・実行でき、言語混在シミュレーションの実行にあたり、標準規格に準拠した言語ベースの最先端検証インフラを単体ツールで確立することができる。

シノプシス　ベリフィケーション・グループ 上級副社長Manoj Gandhiは、次のように述べている。「Pioneer-NTBは、標準言語SystemVerilogに対応したシノプシスの堅牢で実証された検証テクノロジを活用する機会をお客様に提供いたします。Pioneer-NTBにより、検証チームはお使いのシミュレータや設計言語の制約を受けることなく、生産性を向上させつつ、より多くのバグをより迅速に発見できる、言語混在環境の最新メソドロジを採用することができるようになります。」

堅牢なコンパイル型検証環境を構築するPioneer-NTB
Pioneer-NTBのコンパイラとエンジンは、IEEE P1800 SystemVerilogやハードウェア検証言語OpenVeraをサポートしているシノプシスのネイティブ・テストベンチ・テクノロジを始めとする、シノプシスの実績のあるVCSテクノロジをベースに構築されている。Pioneer-NTBを使用しているエンジニアは、オブジェクト指向プログラミング、先進のデータ・タイプ、制約条件付きランダム・スティミュラス、機能カバレッジ、そしてアサーションといった業界標準準拠の非常に効率的な検証環境を迅速に構築することができる。Pioneer-NTBの独自のアーキテクチャは、テストベンチ、機能カバレッジ、アサーション、そして新たに発表されたVCS検証ライブラリが提供する検証用IPを同時に最適化し、サードパーティ製のシミュレータで実行可能な単一かつ高速動作するオブジェクトを生成する。テストベンチとアサーションは、Pioneer-NTBの直感的なグラフィカル・デバッグおよび解析環境により、デバッグすることが可能である。

有数の最先端機能検証サービス提供会社であるVerilab社、Consulting担当副社長のJason　Sprott氏は、次のように述べている。｢我々は、シノプシスのネイティブ・テストベンチ・テクノロジを用いてすばらしい成功を収めました。ネイティブ・テストベンチ・テクノロジの強力な制約ソルバーとカバレッジ・エンジンを活用し、高性能かつ堅牢な検証環境を開発することができました。Pioneer-NTBは、特に私どもの主要なヨーロッパのお客様に好評で、彼らの既存の言語混在シミュレーション環境においてシノプシスのネイティブ・テストベンチ・テクノロジを用いたSystemVerilog検証を実行できるというメリットを享受できました。」

シノプシスが提唱するリファレンス・ベリフィケーション・メソドロジのサポート
Pioneer-NTBは、シノプシスの実証済みのリファレンス・ベリフィケーション・メソドロジ（RVM）を完全にサポートしているため、設計者はRVMが提供している業界最高レベルの検証実例を即座に活用することができる。RVMは、検証専門技術者が導入している、制約条件付きランダム・スティミュラス生成、機能カバレッジ、そしてアサーション・ベースの検証テクニックなどを、SoCあるいはIP開発チームに提供している。 RVMには、テストベンチ・ベースクラス・ライブラリが含まれており、それらを用いて階層テストベンチ・アーキテクチャを定義する事ができる。これによって、テスト開発を迅速化でき、相互に組み合わせて運用できるコンポーネントの生成が可能になるため、複雑な検証プロジェクトのボトルネックとなる検証期間やリソースを削減することができる。RVMは、SystemVerilogとOpenVeraの両方をサポートしており、Verification Methodology Manual for SysmtemVerilogに完全準拠している。

業界標準プロトコルに準拠したアサーションIPライブラリ
Pioneer-NTBは、デザイン中の複雑なプロトコルの検証を支援するために、アサーションIPを提供している。アサーションIPライブラリにより、設計者はシミュレーション中に機能チェックの実行や、プロトコル違反の特定とレポート、そしてアサーション・カバレッジ・データのキャプチャを行うことができる。加えて、検証エンジニアは、複雑なデザインの特性を検証するために、ライブラリをシノプシスのハイブリッド・フォーマル検証ツールMagellanとともに使用することもできる。設計チームは、制約条件付きランダム・スティミュラス生成とVCS検証ライブラリのセルフ・チェッキング機能を組み合わせ、アサーションIPライブラリを用いてシノプシスのRVMガイドラインに準拠した包括的なブロック・レベルおよびチップ・レベルの検証環境を生成して、設計品質の向上と開発コストのさらなる削減を達成することができる。

アサーションIPライブラリには、PCI(R), AMBA(TM) 2 AHB, APB, 802.11a-g, AGP, そしてSMIA.といった標準インターフェイスおよび標準プロトコル規格が含まれている。また、Pioneer-NTBの今後のリリースでは、PCI X2.0(R), PCI Express(R), USB 2.0, DDR2, OCP 2.0, LPC, そしてCoreConnect(TM)といった標準規格へのサポートも提供される予定。

Veraをご使用の既存のお客様にPioneer-NTBを提供予定
Pioneer-NTBとテストベンチ自動生成ツールVeraは、どちらのツールもご使用いただけるシングル・パッケージとして、現在Veraをご使用および新たにPioneer-NTBをご使用のお客様に提供される予定。Pioneer-NTBは、OpenVera言語のサポートも提供しており、Veraをご使用のお客様は既存の検証環境からPioneer-NTB環境へと容易に移行し、検証時間を最大1/2に短縮することができる。検証エンジニアは、 Pioneer-NTBの単体コンパイラ、言語混在検証機能により、新たなSystemVerilog検証環境で既存のOpenVera検証コンポーネントを活用することができるため、パフォーマンスに影響を与えることなく、これまでに投資した検証環境を引き続き活用できる。

出荷時期
Pioneer-NTBは、現在限定出荷中。一般リリースは、2005年12月の予定。

シノプシスについて
Synopsys, Inc. は、IC設計向け電子設計自動化ソフトウェア（EDAツール）の世界的リーダである。複雑なシステムオンチップ開発を実現する、最先端技術を用いたIC設計プラットフォームと検証プラットフォーム、および製造ソフトウェアを世界中のエレクトロニクス市場向けに提供している。また、顧客の設計プロセスを簡素化し、その製品開発期間を短縮するために、設計資産（IP）やデザイン・コンサルティング・サービスを提供している。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジアなど60ヶ所。詳細な情報は、http://www.synopsys.co.jp より入手可能。

将来の予測に関する声明
本リリース文の内容には、safe harborのSecurities Exchange(1934)のSection 21E規定に基づき、Discovery Pioneer-NTBの提供時期に関する声明が記載されている。本リリース文の内容は、シノプシスの現在の予測と所信に基づくものである。Pioneer-NTBの製品開発完了までに発生しうる予測し得ない困難、他の新製品のよってもたらされる不確定要因、その他2005年7月31日に終了した四半期のForm 10-QシノプシスQuarterly Report の “Factors That May Affect Future Result” 章に含まれる要因のため、実際の結果はその内容と大いに異なる場合がある。