ニュースリリース - 2009年10月13日

シノプシス、高位合成ツール Synphonyを発表

M言語対応のモデルベース合成を採用したシノプシス独自の手法により、
通信・マルチメディア機器向けシステム設計者の生産性が10倍向上

2009年10月12日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は、本日、新しい高位合成ソリューション Synphony HLS（High level Synthesis）ソリューションを発表した。Synphony HLSは、M言語対応のモデルベース合成ソリューションであり、従来のRTL設計フローに比べて、通信・マルチメディア機器向けチップの設計検証の生産性を最大10倍向上することができる。
Synphony HLSが生成する最適化されたRTLコードにより、ASICもしくはFPGAへのインプリメンテーション、最適なアーキテクチャの探求、ラピッド・プロトタイピングへのパスが実現する。
またSynphony HLSは、システム・バリデーションやバーチャル・プラットフォームによるソフトウェア早期開発環境構築に必要となるCモデルを生成できるため、C/C++ベース設計フローを補完するソリューションとなる。
さらに、シノプシスのASIC向けRTL論理合成ソリューション「Design Compiler」、FPGA向けRTL論理合成ソリューション「Synplify Premier」、プロトタイピング検証プラットフォーム「Confirma」、統合RTL検証ソリューション「VCS」、システムレベル設計検証ソリューション「System Studio」、バーチャル・プラットフォーム開発ソリューション「Innovator」と統合されているため、アルゴリズム開発からシリコン実装までをカバーする包括的なプロトタイピング/インプリメンテーション/検証フローを提供する。

Synphony HLSは、以下のようなメリットの提供を通じて、従来手法と比べて大幅な生産性向上を実現する。

• M言語から最適化されたRTLへの自動変換フロー
• RTLからASICもしくはFPGAへのインプリメンテーションを自動化する論理合成へのパス
• アルゴリズムの早期バリデーションを可能にするラピッド・プロトタイピング・テクノロジの活用
• ソフトウェア早期開発とシステム・バリデーションを可能にするCモデル生成
• プロトタイピングやASICインプリメンテーションなど複数の異なるフローで共有できる統合検証環境

Toyon Research社でアルゴリズム開発を行っているRichard Cagley博士は、次のように語っている。「Synphony HLSは、ASIC/FPGAインプリメントとシステム・バリデーション/ソフトウェア開発の関係を劇的に変えます。これまでの高位合成手法では、私が作成したアルゴリズムをASIC/FPGAのシリコンにインプリメントするためのRTLに変換するのに膨大な数のハードウェア設計エンジニアの手を借りなければいけませんでした。Synphony HLSなら、MATLABRを使って高位抽象度でのシミュレーションだけでなくプロダクション・コード生成を実行できるため、シミュレーションからダイレクトにハードウェア開発に移行でき、数ヶ月から年単位の工程が数時間から数日の単位に短縮できます。我々のアルゴリズムの実装を考える場合、このことが生産性や開発スケジュールそして製品品質に与えるインパクトは言語を絶するものです」

M言語ならびに高位抽象度IPモデルから、最適化されたRTLへの自動化フロー
MathWorks社のMATLAB環境は、システム動作を非常に高い抽象度で簡潔に表現できるため、アルゴリズムの探求や開発に幅広く利用されてた。このMATLAB環境でM言語により記述されたモデルは、その後のインプリメントや検証を進めるにあたって、RTLあるいはC/C++で再度コーディングし、コーディング検証を行う必要がある。Synphony HLSを使用すれば、こういった非効率でミスを発生し易いフローを経ることなく、M言語記述のIPモデルやSynphony HLSのIPモデル・ライブラリからRTLやC言語モデルを直接生成することができる。設計者は、Synphonyならではの制約条件ドリブンの固定少数ビット幅伝播機能を使用して、高位抽象度の浮動小数点M言語記述の合成可能なサブセットから固定小数点モデルを迅速かつ直感的に生成できる。そのモデルから、Synphony HLSの合成エンジンが、アーキテクチャ的に最適化された、面積や動作スピードや消費電力の目標を満たすRTLコードを合成する。設計者は、普段使っているモデリング言語環境の中で、モデルの再コーディングや再検証をすることなく、システムレベルのバリデーションや検証を行うことができるようになる。

単一モデルからの高位合成
Synphony HLSの合成エンジンが、システムをASIC/FPGA/ラピッド・プロトタイピング/バーチャル・プラットフォームにインプリメントするための最適なアーキテクチャを生成し、これらの異なるインプリメント・フローは共通の検証環境を活用できる。HLSの合成エンジンは、パイプライン化やスケジューリングを活用し、また設計段階を通じてM言語とIPブロックという言語/モデルの境界を越えて総合的に最適化することにより、ユーザーが所望するインプリメント対象やアーキテクチャ制約に応じて、様々なトレードオフ条件で最適なRTLを生成する。

ASICへのパス
Synphony HLSは、パイプライン自動化や所望のASICテクノロジに則した迅速なタイミング収束に必要な正確なタイミング情報をDesign Compilerを介して取り込み、タイミング見積もりを行う先進の機能を搭載している。

FPGAへのパス
Synphony HLSは、Actel社/Altera社/Lattice社/Xilinx社が提供するFPGAデバイス・ファミリーに即したタイミング最適化機能や、各社の最先端FPGAデバイスに搭載された乗算器/メモリ/シフト･レジスタ/その他のハードウェア資源への最適なマッピングも含めた最適化機能を提供する。

ラピッド・プロトタイピングへのパス
Synphony HLSと、シノプシスが業界をリードするラピッド・プロトタイピング・ソリューション Confirmaの組み合わせにより、設計者は開発中のデザインのプロトタイプを迅速に作成でき、それによって設計工程の早期段階でアルゴリズムのバリデーションやソフトウェア開発に着手することができる。

早期ソフトウェア開発や、より迅速なシステム・バリデーションのためのCモデル生成
Synphony HLSは、開発工程の中での自然な副産物の形でCモデルを生成するため、C/C++ベースのインプリメントや検証、組込みソフトウェア開発フロー構築を支援する。Synphony HLSは、ANSI-Cの固定小数点モデルを生成し、それらのモデルは、シノプシスのInnovator/System Studio/VCSやその他のSystemCフローによるシステム・レベル・シミュレーション環境やバーチャル・プラットフォームの構築に利用できる。これによって、Cベースの検証やバリデーションを設計工程の早期に開始できるようになる。

シノプシス　シンプリシティ・ビジネス・グループ担当副社長　Gary Meyersは、次のように述べている。「これまで、M言語から最適化されたアウトプットを生成し、異なる抽象レベルやインプリメント・フローにまたがって一貫した環境で検証できる自動化フローは存在しませんでした。Synphony HLSは、類似のソリューションよりもより高速で信頼性の高いシステム/ソフトウェア・バリデーション・パスをご提供します。業界をリードするシノプシスのシステム・プロトタイピング検証ソリューションやハードウェア・アシスト検証ソリューションとSynphony HLSを組み合わせることにより、設計者の皆様は、複雑なチップや組込みソフトウェアを、より低コストかつ迅速に開発/検証できるようになります」

製品構成と提供開始時期
Synphony HLSは、ASICならびにFPGAのインプリメントに向けたMシンセシス・テクノロジ、Cモデル生成機能、Synphony HLS高位抽象度IPモデル・ライブラリ、Synphony HLS合成エンジンで構成されている。

現在、限定顧客向けに提供しており、2009年末までには一般提供を開始する予定である。詳細については を参照、もしくは担当営業まで。