ニュースリリース - 2009年10月1日

Common Platformアライアンス、シノプシスのIC Validatorを32nmデザインルール・チェック・ツールに認定

最先端デザインのテープアウトまでにかかる期間の短縮に極めて重要な役割を果たす
“インデザイン”フィジカル検証手法

2009年9月30日 カリフォルニア州マウンテンビュー発 - 半導体の設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、IBM、チャータード・セミコンダクター・マニュファクチャリング、サムスン電子による半導体製造テクノロジの協業機関であるCommon Platformアライアンスが、IC ValidatorをCommon Platformの32nmプロセス・テクノロジ向けデザインルール・チェック・ツールに認定したと発表した。シノプシスとCommon Platform各社は現在、28nmプロセス向けの認証作業にも協力して取り組んでいる。

IC Validatorは、Galaxyデザイン・プラットフォームの新しい基幹ツールであり、DRC/LVS（Design Rule Check/ Layout vs Schematic）サインオフ・ソリューションを提供する。IC Validatorは、シノプシスの配置配線ソリューション IC Compilerとの緊密な統合により“インデザイン”フィジカル検証機能を提供する。これにより、配置配線エンジニアはフィジカル・インプリメントを進めながらフィジカル検証を実施できるようになるため、デザインのテープアウトまでにかかる期間を短縮し製造性も向上させることができるようになる。

今回の認証により、Common Platform各社のファウンダリを使用する顧客企業は、IC Validatorを32nmのプロダクション・ユースに活用でき、IC Compilerの配置配線と連動した“インデザイン”フィジカル検証がもたらす生産性向上のメリットを享受できるようになる。

Common Platformを代表して、チャータードのデザイン・サービス部門担当副社長のHenry Law氏は次のように語っている。「“インデザイン”フィジカル検証は、最新のプロセス・ノードに起因する複雑性によって増大するフィジカル検証期間を大幅に削減するために不可欠の技術です。IC Validatorは、45nm以降のプロセス向けに開発されており、そうした複雑なプロセス・ノードでのランセットを容易に作成し、かつ容易にランセット・サイズを削減する柔軟なプログラミング言語も提供しています。Common Platformは、今回の認証作業を通じて、IC Validatorの確かなサインオフ精度と生産性向上のメリットを確認しました。これらの結果から、我々はIC ValidatorをCommon Platformの28nmプロセス向けツールとしても認証できると確信しています」

これまでにフィジカル設計・検証で用いられてきた手法は、“インプリメントして検証”する手法であり、それであるがゆえにインプリメント工程とサインオフ工程の間で何度も設計やり直しが発生する原因となっていた。“インデザイン”フィジカル検証手法では、インプリメントを進めながらサインオフ品質のルールチェック/修正を実施できるため、デザイン収束にかかる期間を短縮でき、開発スケジュールを破綻させかねない不測の事態がプロジェクト最終段階になって発生するのを回避できる。

またIC Validatorは、エラー修正時のインクリメンタル検証、エラーの特定と修正の自動化、使用するCPUリソースの増加に合わせて検証実行速度が直線的に向上するスケーラビリティ、GDSⅡへのデータ変換工程の削減といった機能も提供する。さらにIC Validatorは、DRCエラー分類/エラー即時レポート/カスタマイズ・レポートなどの優れた自動化機能や革新的な各種機能を提供しており、これによってフィジカル検証にかかる期間をさらに短縮することができる。

IC Validatorの“インデザイン”フィジカル検証は、IC Compilerとのシームレスな統合によって実現する手法であるが、その核をなすのはファウンダリ認定を得たサインオフ精度の検証エンジンである。このデータ処理/コマンド処理ハイブリッド・エンジンにより、IC Validatorは、最先端プロセス・ノードで必要とされる高い検証精度、使用可能なCPUリソースを最大限に有効活用できる直線的スケーラビリティ、ランセット作成を容易にするプログラマビリティを提供する。IC Validatorが提供する柔軟なプログラミング言語により、ランセット開発者やCADマネージャーは、ランセット・サイズを1/2から1/10に削減することができるため、ランセット作成にかかるコストを抑えつつ、フィジカル検証環境をメンテナンスし改良していくことができる。

シノプシス　デザイン＆マニュファクチャリング・プロダクト・マーケティング担当副社長　Bijan Kianiは次のように述べている。「Common Platform各社は、最先端プロセス・ノード向けの生産性の高いフローを構築するため、常に最前線で取り組んでこられました。今回のツール認定は、Common Platformアライアンスが提供する先進のプロセス・テクノロジをサポートしていく上での重要なマイルストーンであり、当社とCommon Platform各社の共通のお客様ならびにパートナーにIC Validatorの優れた価値を提供していくスタートポイントとなります。その意味で、我々が協力して取り組んでいる28nmプロセス向けの認証作業は大きな喜びです」