ニュースリリース - 2009年7月24日

シノプシス、設計者の生産性を向上するGalaxy Constraint Analyzerを発表

タイミング制約の事前解析機能により、RTLからGDSⅡまでの開発期間を短縮

2009年7月24日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は、シノプシス Galaxyデザイン・プラットフォーム向けに開発された新しいツール Galaxy Constraint Analyzerを発表した。Galaxy Constraint Analyzerは、タイミング制約条件を事前に解析する機能を提供し設計者の生産性を向上する。Galaxy Constraint Analyzerを使用することにより、設計者は、設定したタイミング制約が正しく、かつ一貫性のあるものになっているかどうかを、直感的なツール操作で迅速に見積もることができる。タイミング制約が正しく一貫性のあるものになっていれば、シノプシスの論理合成ツール Design Compiler、フィジカル・インプリメンテーション・ツール IC Compilerの実行時間が著しく改善する。Galaxy Constraint Analyzerは、優れた制約条件デバッグ機能を搭載しているため、設計者はそのために費やされるインプリメンテーション作業中の長期間にわたる“トライ アンド エラー”の繰り返しを回避でき、それによって設計開始からチップ全体のサインオフ検証が終了するまでの開発スケジュールの進捗予測精度を高めることができるため、開発コストを抑制することができるようになる。

株式会社 ルネサステクノロジ 設計技術統括部 DFM・ディジタルEDA技術開発部 部長 杉原仁氏は、次のように語っている。「当社が開発しているSoCは、非常に多くのクロックで動作するものであるため、非常に複雑なタイミング制約設定が必要になります。したがって、設計開始から終了までの間、精度の高いタイミング制約ファイルを確実に維持することができれば、開発スケジュールが遅延するリスクを大幅に低減することができるのです。Galaxy Constraint Analyzerを使用することにより、当社の設計者は、他の手法では見つけることができなかったタイミング制約上の問題点を発見できるようになり、これまで費やしてきた時間と工数を劇的に削減できるようになりました。当社では、Galaxy Constraint Analyzerを、Design CompilerやIC Compilerを含む当社の標準設計フローに組み込んでいく計画です」

開発するデザインの規模や複雑度が急激に増加し、様々なIPの再利用が一般化していくのに伴って、タイミング制約設定ファイルのサイズや複雑性も高まる一方である。したがって、タイミング制約の精度を高く保つことは、効率の高いデザイン・インプリメント、とりわけ担当分野が異なる設計チーム間でデザインを受け渡すにあたっては最重要の課題となる。精度が低く一貫性を欠くタイミング制約や、設計工程間で矛盾するタイミング制約を用いて設計を進めた場合、最適化ツールやインプリメンテーション・ツールの実行効率が落ちるだけでなく、設計収束に至らないケースも出てくる。この問題に対処するため、Galaxy Constraint Analyzerは、Design Compilerによる最適化やIC Compilerによるインプリメンテーションの効率を最大限に引き上げるべく開発された様々なルールチェック機能を提供する。また、シノプシスのゴールデン・タイミング解析エンジンであるPrimeTimeのテクノロジをベースにしているため、タイミング制約条件を正確に解釈し設計フローの中で引き継いでいくことができる。これらの機能によって設計者は、インプリメント工程を進めていくのに先立ってタイミング制約がサインオフ精度を保った品質であることを確認することができる。またGalaxy Constraint Analyzerは、1000万ゲート規模のデザインのタイミング制約を数分で完全に解析する機能や、タイミング制約をインタラクティブに解析しデバッグできる優れた機能を提供するため、設計者はこれまで数日の単位で行ってきたタイミング制約上の問題点の発見と修正を数時間の単位で完了することができる。

シノプシス デザイン解析&サインオフ製品のマーケティング担当ディレクター Robert Hoogenstrydは、次のように述べている。「タイミング制約の分析はデザイン・インプリメンテーションを効率的に進めていく上で欠くことのできない重要ステップとなっています。しかしながら、タイミング制約解析ツールが正しい分析を行うためには、一貫性とサインオフ品質を保ったレベルでタイミング制約設定の解釈と解析が実行できなければなりません。我々は、ゴールデン・タイミング解析エンジンであるPrimeTimeのテクノロジをベースにGalaxy Constraint Analyzerを開発しました。これにより、設計者の皆様は、Galaxyデザイン・プラットフォーム向けに最高レベルのタイミング制約を作成することができるようになります」

シノプシスについて
Synopsys, Inc. は、電子設計自動化(EDA)ソリューションの世界的リーダーであり、半導体の設計ならびに製造に用いられる各種のソフトウェア、設計資産(IP)、サービスを全世界のエレクトロニクス関連企業に提供している。設計/検証/IP/製造/FPGAの各ソリューションで構成されるシノプシスの包括的な統合環境により、顧客企業が設計や製造段階で直面している重要な課題、すなわち消費電力や歩留まりの管理、システム設計段階からシリコン製造段階までを網羅する総合検証、開発期間の短縮といった課題を克服することが可能になる。各種テクノロジを駆使したこれらのソリューションを活用することにより、顧客企業は、開発コストや開発リスクを削減しつつ最高の製品を迅速に市場投入することが可能となり、競争力を高めることができる。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジア、インドなど60ヶ所。 詳細な情報は、http://www.synopsys.co.jpより入手可能。

# # #

Synopsys、Design Compiler、Galaxy、PrimeTimeは、Synopsys, Inc.の商標もしくは登録商標です。
その他の商標や登録商標は、それぞれの所有者の知的財産です。

<お問い合わせ先> 

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充
TEL: 03-5746-1780   FAX: 03-5746-1781