ニュースリリース - 2009年7月23日

TSMCとシノプシスが、インターオペラブル・フィジカル検証フォーマットを共同開発

シノプシスのIC ValidatorがiDRCフォーマットとiLVSフォーマットをサポート

2009年7月23日 カリフォルニア州マウンテンビュー発 -半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は、2009年5月に発表したDRC/LVSフィジカル検証ソリューション IC Validatorが、TSMC社のインターオペラブルなデザイン・ルール・チェック（iDRC）フォーマットとレイアウトvsスケマティック（iLVS）フォーマットに完全に対応したことを発表した。iDRCならびにiLVSは、TSMC社の新しいフィジカル検証向け統一フォーマットである。シノプシスは、同社の新しい統一フォーマット開発に最も早い段階から協力しているEDAベンダの1社である。この統一フォーマットにより、TSMC社向けデザインのフィジカル検証を行う際に、EDAベンダ独自のテクノロジ・ファイル・フォーマットから開放され、互換性のあるフォーマットでの検証が可能になる。あらゆるツールで一貫した互換性を確保できるだけでなく、シノプシス・ツール・ユーザーはいち早くツールを活用できるようになる。

TSMC社　デザイン・インフラストラクチャ・マーケティング担当シニアディレクター　S.T. Juang氏は、次のように語っている。「TSMCとシノプシス社が最先端プロセス・ノードを活用されているお客様との協業を通じて達した結論は、当社のOpen Innovation Platformが目指している開発期間の短縮には、フィジカル検証ツール向けの統一フォーマットの存在が鍵となるということでした。シノプシス社との緊密な協業は非常に実りあるものでした。IC Validatorは、iDRCとiLVSという2つの新しいフォーマットの開発・実証プラットフォームとして、またこれらのフォーマットを迅速に世に送り出すためのカタリストとして非常に有効です」

IC Validatorは、この2つの新しいフォーマット開発のためのプラットフォームのひとつとして開発の早い段階から採用され、これらのフォーマットのプロトタイプ開発から最終検証に至るまでの開発フローで使用された。IC Validatorは、最先端プロセス・ノードで必要とされる高い精度、ツール実行時に使用可能な状態にあるコンピューティング・リソースを効率よく活用できる優れたリソース拡張性、そして使い易さを追求して開発されているため、フィジカル設計者の生産性を大きく向上させることができる。IC Validatorは、iDRC/iLVSのルールを効率よく解析して高度な分散処理実行に適した細かい分散指令に置き換えることにより、複数のプロセッサを効率よく活用し、ツール実行スピードを向上させる。さらに、IC Validatorは、最先端のサインオフ解析ハイブリッド・エンジンを搭載しているため、先進のプロセス・ノードで必要とされる複雑なポリゴンならびにエッジ・ルールのコーディングと検証を高速に実行できる。

IC Validatorは、Galaxyデザイン・プラットフォームを構成するツール群の一部であり、IC Compilerと協調動作し、“インデザイン”フィジカル検証を実行できる。配置･配線を行う設計者は、IC Compiler との統合環境下でフィジカル・インプリメントを進めながらフィジカル検証を行うことにより、不測のリスクを回避し、テープアウトまでの期間を短縮しつつ、製造性を向上させることができる。IC Validatorは、製造工程向けにすぐに使用できるツール仕様であり、既に先進のファブレス企業あるいは製造サイドで活用され、テープアウトを成功に導いている。IC ValidatorのiDRC/iLVSフローは、2009年7月27日からカリフォルニアで開催されるDesign Automation Conferenceのシノプシス・ブースにて公開される。

シノプシス　デザイン＆マニュファクチャリング・プロダクト・マーケティング担当副社長　Bijan Kianiは、次のように述べている。「シノプシスとTSMC社は緊密に協業し、他のEDAベンダの参画も得て、認証と互換性障害の手間を省き、テクノロジ・ファイルの迅速な活用を保障することにより、設計者の皆様が各種のフィジカル検証ツールの中から最善のものを容易に選択できる環境をご用意しました。今回の成果により、当社は、当社とTSMC社共通のお客様に対し、“インデザイン”フィジカル検証をお勧めできる強固な立場を確保しました」