ニュースリリース - 2009年7月22日

シノプシスのGalaxyデザイン・プラットフォームが -- 28nmプロセス・テクノロジ対応のTSMCリファレンス・フロー 10.0をサポート

先進のデザインルールへの対応、強化されたローパワー設計自動化機能、新しいインデザイン製造適合性チェック機能により、28nmプロセスの半導体実現のために最適化された設計手法を実現

2009年7月22日 カリフォルニア州マウンテンビュー発 -半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は、Galaxyデザイン・プラットフォームが、28nmプロセス・テクノロジ対応のTSMCリファレンス・フロー 10.0に認定されたと発表した。リファレンス・フロー 10.0に採用されているGalaxyの機能には、包括的な28nm配置配線デザインルールへの対応、内部配線プロセス・モデリングならびに“インデザイン”製造適合性チェック機能、IEEE1801-2009（UPF）準拠のローパワー階層設計フロー、パワーを考慮したテスト容易化設計（DFT：Design for Test）機能、エレクトリカル製造容易化設計（eDFM）の新機能、最先端サインオフ機能などがある。

TSMC社　デザイン・インフラストラクチャ・マーケティング担当シニアディレクター　S.T. Juang氏は、次のように語っている。「TSMCとシノプシス社は、両社の協業の成果としてTSMCリファレンス・フロー 10.0をご提供します。このリファレンス・フロー 10.0で実現したシノプシス社のGalaxyテクノロジと当社の28nmプロセス・テクノロジの組み合わせは、設計者の皆様に、デザインの最適性能と消費電力のバランスを保ちつつ製造性確保にも対処できるソリューションをお届けします」

Galaxyデザイン・プラットフォームの配置配線ソリューション IC Compiler、フィジカル検証ソリューション IC Validator、RC抽出ソリューション Star-RCXTは、TSMC社の28nmデザインルールに対応している。またGalaxyは、IEEE1801準拠のローパワー階層設計フロー、異なる電圧で動作する複数のボルテージ･エリアを持つデザインのサポート、Design CompilerのDFTシンセシスならびにTetraMAXのテストパターン自動生成（ATPG）によるパワーを考慮したDFT機能といった、シノプシスのEclypseローパワー・ソリューションの主要機能も提供する。

シノプシス　デザイン＆マニュファクチャリング・プロダクト・マーケティング担当副社長　Bijan Kianiは、次のように述べている。「TSMC社の28nmデザインルールに対応したGalaxyデザイン・プラットフォームの最新機能により、設計者はTSMC社の最新プロセス・テクノロジの恩恵をより容易に享受できるようになります。TSMCリファレンス・フロー 10.0のシノプシス・フローは、業界をリードするシノプシスEDAソリューションとTSMC社の最先端マニュファクチャリング・テクノロジの相乗効果により、設計者の皆様に、次世代半導体製品の設計から製造までのローリスクな開発フローをお届けします」

TSMCリファレンス・フロー 10.0に追加されたGalaxyテクノロジは、TSMC社の提唱するeDFMタイミング解析をサポートする完全なフローを実現する。eDFMは、トランジスタ素子の厚みや形状や応力にによって発生する製造プロセスのバラツキに起因する性能劣化の問題を解決するためのものである。この完全なフローが提供するのは、エレクトリカルなバラツキの解析ソリューション Seismosによる応力効果解析/キャラクタライゼーション機能、イールド解析ソリューション PrimeYieldとTSMC社のCMPシミュレータ（VCMP=仮想CMP解析）によるCMP（Chemical Mechanical Polishing）モデリング機能、RC抽出ソリューション Star-RCXTによるVCMP考慮のRC抽出機能、スタティックタイミング解析ソリューション PrimeTimeによるVCMP考慮のタイミング解析機能、パワーネットワーク解析ソリューション PrimeRailによるVCMP考慮のIRドロップ/エレクトロマイグレーション解析機能などである。

TSMCリファレンス・フロー 10.0のシノプシス・フローについて
TSMCリファレンス・フロー 10.0には、シノプシスの包括的な設計/検証ソリューションが組み込まれている。主要な構成要素は以下の通りである。

RTLシンセシスならびにテスト容易化設計

• トポグラフィカル・テクノロジや配線密集度最適化機能を搭載したDesign Compiler UltraならびにDesign Compiler GraphicalによるRTLシンセシス
• DesignWareのデータパスIPライブラリ
• Power Compilerによる消費電力最適化とマルチボルテージ・パワー・マネージメント
• Formalityによる機能等価性検証
• テストコストを削減するDFT MAXのテストデータ圧縮合成
• TetraMAXによるテストパターン自動生成（ATPG）

フィジカル・インプリメンテーション

• Zrouteテクノロジを搭載したIC Compilerによる配置配線
• フィジカル・インプリメントを進めながらフィジカル検証を行うことで不測のリスクを回避するIC Validator の“インデザイン”DRC/LVSフィジカル検証ならびにサインオフ
• VCMP考慮のIRドロップ/エレクトロマイグレーション解析機能を搭載したPrimeRailの“インデザイン” パワーネットワーク解析

解析ならびにサインオフ

• 統計的タイミング解析/リークパワー解析機能を搭載したPrimeTimeサインオフ・ツール・ファミリーによるスタティックタイミング解析、シグナルインテグリティ解析ならびにパワー解析
• Star-RCXTによるVCMP考慮のRC抽出機能
• PrimeYield LCCのリソグラフィ・ホットスポット自動解析/修正
• Seismosによる応力効果解析

検証

• TSMC社28nmモデルに対応したCustomSimならびにHSPICEによる回路シミュレーション
• VCSとMVSIMによる多電圧考慮の機能シミュレーション
• MVRCによるローパワー・スタティック検証

また、シノプシスのプロフェッショナル・サービスは、TSMCデザインセンター・アライアンスに加盟しており、TSMCリファレンス・フロー 10.0でのチップ・インプリメンテーションならびにフローの適用に関して、技術的専門知識を提供できる。さらにシノプシスは、DesignWareライブラリのユーザーに、TSMC Nexsysスタンダードセル・ライブラリならびにI/Oライブラリを無償で提供している。