ニュースリリース - 2009年5月12日

NVIDIA社、シノプシスのIC Validatorをフィジカル検証サインオフツールとして採用

25CPUのコンピューティング環境で、IC Validatorがフィジカル検証スピードを20倍向上

2009年5月11日 カリフォルニア州マウンテンビュー発 - 半導体の設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys,Inc.、Nasdaq上場コード:SNPS）は本日、NVIDIA社がシノプシスの最新フィジカル検証ソリューション　IC Validatorを採用したことを発表した。IC Validatorが提供するDRC/LVSソリューションは45nm以降のデザインに対処するために開発されており、インデザイン・フィジカル検証とサインオフの機能を提供する。GPU（Graphical Processing Unit）の先駆者であり画像処理テクノロジの世界的なリーディング・カンパニーであるNVIDIA社は、最高レベルの設計ツール性能と設計生産性が求められる数十億トランジスタ規模のプロセッサを開発している。NVIDIA社が25CPUのコンピューティング環境でフィジカル検証スピードを20倍向上させていることからわかるとおり、使用するCPUリソースの増加に合わせて検証実行速度が直線的に向上するスケーラビリティを備えたIC Validatorは、テープアウトまでにかかる期間を劇的に短縮できる。

NVIDIA社 VLSIテクノロジ・マネージャー James Chen氏は次のように語っている。「当社は、お客様が必要とされている画像処理性能をご提供するために、常により複雑なデザインを追求し続けています。そういった大規模なデザインを迅速に検証するためには、高性能で、検証容量の大きなフィジカル検証エンジンが必要です。IC Validatorは、当社の最も大規模なデザインでも、当社の標準的なコンピューティング環境を使って一晩で検証できることを実証してくれました。またIC Validatorのプログラマブル言語が提供してくれる柔軟性により、生産性を更に向上させるための設計フローのカスタマイズもできました。現在、当社のファンダリ・パートナーと緊密に協力して、当社のデザインにIC Validatorを適用しています」

IC Validatorは、最先端のプロセス・ノードを用いた複雑なデザインを開発するフィジカル設計者が直面する課題を解決するために開発されたツールである。IC Validatorは、最先端のプロセス・ノードを用いたデザインに求められる高い検証精度、使用可能なコンピューティング・リソースを効率よく活用できる高度なスケーラビリティ、フィジカル設計者が必要とする使い易さ、ツール・ランセット作成を容易にするプログラマブル環境を兼ね備えている。 IC Validatorは、現状のコンピューティング・ジョブ割り当て構成から使用可能なコンピューティング・リソースを割り出す、インテリジェントな自動特定機能を持っているが、この機能は、ネットワーク分散処理とマルチスレッディングをインテリジェントに組み合わせたコンピューティング・ジョブ割り当て構成も設定してくれるため、ユーザーが特別なセットアップを行わなくても業界最高のスケーラビリティを実現できる。またIC Validatorは、ランセット・サイズを1/2から1/10に削減する柔軟なプログラミング言語も提供しているため、ランセット開発者やCADマネージャーは、ランセット作成にかかるコストを抑えつつ、フィジカル検証環境をメンテナンスし改良していくことができる。IC Validatorは、インクリメンタル検証機能や、優れた自動化機能、そしてDRCエラー分類/エラー即時レポート/カスタマイズ・レポートなどの革新的な各種機能を提供しており、世界を代表するIDM企業やファウンダリ各社ですでに生産用の実チップ開発プロジェクトに使用されている。

シノプシス　上級副社長兼インプリメンテーション・グループ・ジェネラル・マネージャー　Antun Domicは次のように述べている。「最先端デザインにフォーカスした半導体リーディング・カンパニーとして、NVIDIA様は、これまで幾たびもフィジカル検証ツールが提供すべき性能/検証容量/プログラマビリティなどのハードルを上げてこられました。そのNVIDIA様がIC Validatorを採用されたという事実は、IC Validatorがもたらすメリットとシノプシスのテクノロジが、最先端の半導体設計に求められるツール性能を満足させていることの証左にほかなりません」