ニュースリリース - 2009年4月15日

シノプシスのPrimeTimeが提供する最先端オンチップ・バリエーション解析テクノロジにより ルネサステクノロジの65nm以降のデザインのタイミング収束が効率化

この解析テクノロジにより様々なデザインやプロセス・テクノロジに対しても設計マージンを削減

2009年4月14日カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys,Inc.、Nasdaq上場コード:SNPS）は本日、株式会社ルネサステクノロジ（以下、ルネサス）が、同社の65nm以降のシステムオンチップ（SoC）デザインのタイミング収束をより迅速に達成するために、シノプシスのPrimeTimeの最先端オンチップ・バリエーション解析テクノロジを採用していることを発表した。PrimeTimeの最先端オンチップ・バリエーション解析テクノロジは、SoC上の様々な領域でランダムあるいはシステマティックに発生するばらつきを正確に捉えるために、各社固有のバリエーション算出式（ばらつき係数）を用いることができる効率的で適用し易いソリューションである。この革新的手法により、ライブラリを修正したり設計フローに大幅な変更を加えることなく、より幅広いデザインやプロセス・テクノロジに対してばらつきを考慮したモデリングを行い、過剰な設計マージンを回避することができる。PrimeTimeの最先端オンチップ・バリエーション解析テクノロジは、ルネサスをはじめとする代表的な半導体企業各社のシリコン特性との相関性が確保されており、株式会社半導体理工学研究センター（STARC）による認証ならびに推奨を受けたソリューションであり、TSMCリファレンス・フロー9.0のロジック段数ベース・オンチップ・バリエーション解析ソリューションとしても採用されている。

株式会社ルネサステクノロジ　設計開発本部　設計技術統括部　DFM・ディジタルEDA技術開発部　部長　杉原仁氏は次のように述べている。「直近の45nmデザインのテープアウトでは、PrimeTimeの最先端オンチップ・バリエーション解析テクノロジを活用することにより、解析して修正しなければならないタイミング違反の数を1/5に削減することができ、開発期間も大幅に削減できました。当社はシノプシス社との協業を通じて、この設計手法を適用し易いものにしてきました。また、そのサインオフ・レベルの高い解析精度がHSPICEのモンテカルロ（統計的）解析や実シリコンで観測される特性と比べても申し分ないものであることを確認しました。PrimeTimeの最先端オンチップ・バリエーション解析テクノロジは、当社の65nm以降のデザインのタイミング・サインオフ・フローの標準機能として活用しています」

PrimeTimeの最先端オンチップ・バリエーション解析テクノロジは、セルのロケーションやパスのロジック段数に応じて、個別のセルやパスに固有のばらつき係数を計算できるため、設計マージンを最小限に抑えたタイミング解析を実行することができる。これまでのように特定のばらつき係数をSoCの全領域に適用してオンチップ・バリエーションに対処するのではなく、シンプルな係数表を用いてオンチップ・バリエーション解析を行うため、設計者はPrimeTime実行時に若干のオプション設定をするだけで、最適な設計マージンで開発を進めることができる。

PrimeTimeの最先端オンチップ・バリエーション解析テクノロジは、シノプシスが提供するバリエーションを考慮した包括的な設計ソリューションの一部であり、このバリエーション考慮の設計ソリューションには、スタティスティカル・スタティックタイミング解析ソリューションであるPrimeTime VXも含まれている。現在主流で行われているデザインは、PrimeTimeの最先端オンチップ・バリエーション解析テクノロジにより直ちにそのメリットを享受でき、より最先端のプロセス・テクノロジ・ノードを用いた高性能デザインの場合はPrimeTime VXにより更なるメリットを活用できる。

シノプシス　インプリメンテーション･グループ　R&D担当副社長のAhsan Bootehsazは次のように述べている。「PrimeTimeの最先端オンチップ・バリエーション解析機能は、SoC上で発生するばらつきを高精度にモデリングするための適用し易い効率的な手法として、半導体各社の多くでご採用いただいています。ルネサス様のような優れた半導体企業各社との緊密な協業を通じて、当社は今後もPrimeTimeに革新的な新機能を追加してまいります。そして、それにより各社の設計生産性を大幅に向上し、差し迫った設計課題の克服をお手伝いしてまいります」