ニュースリリース - 2009年4月7日

シノプシス、VCSマルチコア・テクノロジで2倍の検証スピードを実現

新技術によりマルチコアCPU上での検証性能を最適化

2009年4月6日カリフォルニア州マウンテンビュー発- 半導体の設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、シノプシスのDiscoveryベリフィケーション・プラットフォームの重要な構成要素である、機能検証ソリューションVCSに搭載する新しいマルチコア・テクノロジを発表した。VCSマルチコア・テクノロジは、マルチコアCPUのコンピューティング・パワーを活用することにより検証スピードを2倍向上する。この新しい技術は、時間のかかる検証タスクを複数のコア上に分散することにより検証性能のボトルネックを排除し、検証スピードを加速する。VCSマルチコア・テクノロジは、並列処理による検証スピード向上と、業界最先端のネイティブ・テストベンチ(NTB)最適化技術の組み合わせにより、大規模なデザインの検証に求められる高い性能を提供する。今回の性能向上により、検証チームは複雑化するデザインの様々な検証課題に対処することができ、シリコン一発完動を達成することができる。

AMD社 専門検証センター担当ディレクタ Paul Tobin氏は次のように語っている。「当社はVCSの革新的な最適化機能を活用しています。当社のエンジニアは、実行性能、コンピューティング・パワー、実行タスク分散化の最適なバランスを図りつつ、より多くのCPUコアを統合してデザインを行っていますので、このような複雑なデザインを迅速に検証するために、サーバファームのQuad-Core AMD Opteronプロセッサ上でVCSを実行することによる検証高速化を活用しています」

アプリケーションレベル/デザインレベル並列処理
SystemVerilogの導入により、制約条件付きランダム・テスト/アサーションベース検証/カバレッジ解析といった最先端検証技術の活用が普及してきた。シノプシスはNTB最適化テクノロジのパイオニアであり、このテクノロジにより、１つのコアのCPUで5倍の検証スピードを実現している。今回のマルチコア・テクノロジを搭載したVCSソリューションは、このNTB最適化機能をマルチコアCPU上で実行できるように拡張しており、検証性能を最大化するために検証環境全体で並列処理を実行できるようになっている。検証対象のデザイン自体の分割検証はもちろん、テストベンチ生成/アサーションベース検証/カバレッジ解析/デバッグなどのアプリケーション（検証タスク）単位での分割実行もできる。デザインレベル並列処理 (DLP)では、コアで実行する複数のインスタンスを並列検証したり、大規模デザインを分割して並列検証したり、それらを組み合わせて並列検証したりできる。アプリケーションレベル並列処理 (ALP)は、複数のプロセッサコア上でテストベンチ生成や、アサーションベース検証、カバレッジ解析、デバッグを同時に実行することができる。DLPとALPを組み合わせることにより、マルチコアCPU上で実行されるVCSの性能を最大限に活用することができる。

シノプシス ベリフィケーション・グループ 上級副社長兼ジェネラル・マネージャ　Manoj Gandhi は次のように語っている。「シノプシスは、ツールの性能曲線を押し上げる革新的な最適化機能を開発、提供し続けています。VCSマルチコア・テクノロジは、Roadrunner、Radiant、NTBといった既に成功を収めているシミュレーション・テクノロジ上に構築されており、昨今の検証課題の克服のためお客様がツールに求めるニーズの増大に対応しています。この新しい技術は、マルチコア・コンピューティング・プラットフォームの活用に向けて、今後シノプシスが提供していく革新技術の基盤となります」

出荷時期
VCS機能検証ソリューションのマルチコア・テクノロジは、現在ベータ版を提供している。一般リリースは2009年第3四半期を予定している。