ニュースリリース - 2006年3月22日

シノプシス、業界初の完全なSystemVerilogベースの設計と検証フローを提供

世界で150社以上の企業が、最新のエレクトロニクス製品の開発に シノプシスのSystemVerilog ソリューションを採用

2006年3月20日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、設計ならびに検証ツール群でのSystem Verilogのサポートを開始したと発表した。これにより、シノプシスはSystemVerilog普及に向けたリーダーシップをさらに強固なものとし、業界に先駆けた実績をまたひとつ確立することとなる。

別途、VCS Verification LibraryでのSystemVerilog検証用IP提供開始を発表しているように、包括的なSystemVerilog設計・検証フロー構築のための重要な要素も既に入手可能となっており、今や論理合成/シミュレーション/検証用IP/テストベンチ生成自動化/RTLチェック/フォーマル検証などのツールを活用している設計ならびに検証エンジニアは、業界唯一の設計検証標準言語であるSystemVerilog(IEEE Std 1800_2005)を用いて、開発作業の迅速化、生産性の向上、設計結果の予測性向上といった利点を享受できるようになった。

既に150社を越す企業が、最先端のコンシューマー機器、通信/ネットワーク機器、コンピュータ関連機器などの中核となる高性能SoCの設計と検証に、シノプシスのSystemVerilogソリューションを活用している。設計者はSystemVerilogを用いて、非常に複雑な設計内容をより簡潔かつ正確に表現でき、アサーション記述で重要な設計意図を明確にし、先進のカバレッジドリブンの制約条件つきランダム・テストベンチを生成できる。SystemVerilogに対応したシノプシスのツール群はGalaxyデザイン･プラットフォームとDiscoveryベリフィケーション･プラットフォームにまたがる。すなわち、論理合成ツールDesign Compiler、ネイティブ・テストベンチ機能搭載の統合RTL検証ソリューションVCS、SystemVerilogテストベンチ自動生成ツールPioneer-NTB、フォーマル検証ツールFormality、ハイブリッドRTLフォーマル検証ツールMagellan、プログラマブルRTLチェッカーLedaである。VCS Verification LibraryやDiscoveryツール群で提供されているアサーション･チェッカやベースクラス・テストベンチ・ビルディングブロック･ライブラリもSystemVerilog対応を完了している。

業界標準確立に向けたリーダーシップ
シノプシス 会長兼CEO Aart de Geusは次のように述べている。「シノプシスはSystemVerilog誕生当初から主導的な役割を担ってきました。当社は主要なテストベンチとアサーション構造を言語標準化団体のAccelleraに寄贈し、記録的なスピードでAccelleraによる仕様完成を経てIEEEによる業界標準認定を獲得するため広範囲に渡る企業との協業を重ね、業界でのリーダーシップを取り続けてきました。その過程と平行して、我々は顧客企業各社の協力を得て実際の設計/検証環境でSystemVerilogの有効性を検証してきました。そうした様々な取り組みの結果、SystemVerilogは、IEEEの厳格な標準認定プロセスを通過した真の業界標準言語となり、幅広いEDAベンダのサポートを獲得し、早くも多くのユーザー企業によって採用されるに至ったのです。」

SystemVerilog普及は、広範囲に渡って設計と検証に適用されている事実が示すとおり、その勢いが増しつつある。最先端の設計/検証エンジニアは、標準化プロセスの進行段階から既にSystemVerilogを使い始めており、いまや150社を越すシノプシスの顧客企業がSystemVerilogを活用している。現在66社を数えるシノプシスのSystemVerilogカタリスト・プログラムのメンバー企業も含め、EDAならびにIP業界の各社がこの標準言語を支持している。直近のESNUG(Emailによるシノプシス・ユーザー・コミュニティ)の調査によると、System Verilogを使っている、もしくは使う予定の設計/検証エンジニアの79%はシノプシスのツールを使っており、シノプシスは、SystemVerilogを支持するEDA/IPベンダ各社の中で引き続きリーダーシップを担っていく。

SystemVerilogが「設計」にもたらすメリット
SystemVerilogは設計エンジニアにとって生産性向上のメリットをもたらす言語である。設計のための先進の言語構造により、非常にコンパクトなRTLコードでの設計表現が実現できる。典型的な例としては、RTLコード数を1/2～1/5に削減できる。RTLコード数が少なくて済むということは、コーディングの際の人為ミスを削減できることを意味しており、設計者の生産性向上にも直結する。また、SystemVerilogは、インプリメンテーションとそのシミュレーションの間で言語解釈の食い違いの発生を回避できる。また設計意図を明確にした記述が可能なため、等価性チェックも迅速に実施できるようになる。シノプシスのGalaxyデザイン･プラットフォームは、完全なSystemVerilog対応インプリメンテーション・フローを提供している。すなわち、RTLシンセシス・ツールDesign Compiler、RTLチェッカーLeda、フォーマル検証ツールFormalityによるサポートである。Formalityが提供する最新機能であるネイティブSystemVerilogパーサーにより、(SystemVerilogからVerilog 2001への)言語変換は不要となるため、精度と検証期間を向上することができる。

テンシリカ社　ハードウェア・エンジニアリング・マネージャのDhanendra Jani氏は、次のように語っている。「当社では、現在のプロジェクトでSystemVerilogを使っています。SystemVerilogが備える言語機能により、当社の開発業務を単純化することができました。言い換えれば、当社のお客様により高い価値を持つ製品を提供できるようなったということです。さらにSystemVerilogの良い点は、その適用が容易だということです。RTLデザインと検証の必要部分に応じて修正を加えるだけで、その効果を活用できるからです。IPプロバイダとして、我々は、設計と検証の両方のニーズに応えてくれる単一のハードウェア時記述言語SystemVerilogに、秘められた価値を見出しています。」

SystemVerilogが「テストベンチ自動生成」にもたらすメリット
カバレッジドリブンの制約条件つきランダム・テストベンチ手法が、大規模で複雑な半導体の設計にとってベストな解決策であるという点については広く認知されている。SystemVerilogは、制約条件の記述、モデルの開発、機能カバレッジ・ポイントの識別を広範囲に渡ってサポートする業界標準のソリューションである。シノプシスのVCSとPioneer-NTBは、SystemVerilogで表現された制約条件の複雑な組み合わせを処理する比類なき能力を備えている。この機能によって、検証チームは、より迅速に検証カバレッジ目標に到達することができるようになり、その結果、設計品質の向上と同時に検証生産性を大幅に向上させることができるのである。

先進の検証テクニックを使いこなすには、効果的なメソドロジが必要になる。30社を超える半導体関連企業の検証エンジニアから評価を受けているVerification Methodology Manual for SystemVerilogは、その指針を提供している。(原書：Springer Science+Business Media社刊。日本語版：CQ出版社より3月に出版予定) 発刊からわずか6ヶ月で、本書は業界のベストセラーとなっておりエンジニア必携の書となっている。このVMMに準拠したテストベンチの開発を容易にするため、シノプシスでは既にVCS内部にVMM準拠のテストベンチ・ビルディングブロック・ライブラリを実装している。その他、検証に必要な検証用IPはVCS Verification Libraryで提供されている。

SystemVerilogが「アサーション」にもたらすメリット
フォーマル検証手法が次々と採用される一方、シミュレーションでは現在、アサーション･ベースの検証手法が主流になりつつある。アサーションにより本来の設計意図が明確になり、シノプシスではRTLデザインがこの設計意図に合致しているかどうかの検証のためにシミュレーション手法とアサーション手法を組み合わせたソリューションも提供している。SystemVerilogは、他のアサーション記述言語や手法には見られない多くのメリットをもたらしている。RTLコード内に仕様定義を埋め込んで記述する、アサーション内部に限定した変数を記述する、アサーション実行結果の成否に対して様々なオプションを設定できるといったことなどが挙げられる。

シノプシスについて
Synopsys, Inc. は、IC設計向け電子設計自動化ソフトウェア（EDAツール）の世界的リーダである。複雑なシステムオンチップ開発を実現する、最先端技術を用いたIC設計プラットフォームと検証プラットフォーム、および製造ソフトウェアを世界中のエレクトロニクス市場向けに提供している。また、顧客の設計プロセスを簡素化し、その製品開発期間を短縮するために、設計資産（IP）やデザイン・コンサルティング・サービスを提供している。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジアなど60ヶ所。詳細な情報は、http://www.synopsys.co.jp より入手可能。