ニュースリリース - 2026年4月22日

シノプシス　上級副社長　Michael Buehler-Garciaは次のように述べている。「TSMC社の最先端プロセスおよびパッケージング技術により、AIならびに自律型システムの性能/帯域幅/電力効率は新たなフロンティアを切り開くことになります。当社はTSMC社との緊密な協業を通じて、AIベース設計フロー、最先端のマルチフィジックス・サインオフ解析ソリューション、包括的なシリコン実証済みインターフェイスIPおよびファウンデーションIPポートフォリオをご提供し、お客様のイノベーションの加速と卓越したQoRの実現を支援しています」

TSMC社　エコシステム/アライアンス・マネジメント担当ディレクター　Aveek Sarkar氏は次のように語っている。「AIおよび高性能コンピューティング需要の急速な拡大に応えるべく、シノプシス社のようなOpen Innovation Platform^®（OIP）エコシステム・パートナーとの協業は、当社の先端ノードおよび3DFabric^®技術全体にわたって継続的に拡大しています。シノプシス社のTSMC認証済みEDAソリューションおよびIPポートフォリオを当社の最新プロセス/パッケージング・イノベーションと組み合わせることで、性能/システム統合/電力効率の限界を押し拡げることを可能にし、次世代AIシステムを実現するシリコンの開発を推進しています」

光・電気・熱の統合サインオフ解析フローによる3DFabricの推進

マルチダイ・デザインの規模と複雑性の増大に対応するため、シノプシスとTSMCは、TSMC-SoIC^®および5.5倍のレチクルサイズのインターポーザに対応したCoWoSを含むTSMCの3DFabric技術に対するソリューションを強化した。設計検討からサインオフ解析までをカバーする統合プラットフォームであるシノプシス 3DIC Compilerは、TSMC社の3DFabric技術を用いた設計を可能にし、生産性向上に資する自動化機能を提供する。3DIC Compilerは、RedHawk-SC™、RedHawk-SC Electrothermal™、およびAnsys HFSS™と連携し、熱/電力/高速シグナル・インテグリティのマルチフィジックス解析機能を提供する。

RedHawk-SC（デジタル・パワーインテグリティ解析）、Totem™（アナログ・パワーインテグリティ解析）、およびHFSS-IC Pro（電磁界抽出）との連携は、TSMC A16™からA14へと対象を拡大する。Totem-SC™は、大規模なN2ベース設計および組込みメモリーに対して、超大容量でのアナログ電源インテグリティのサインオフを提供する。また、PathFinder-SC™は、マルチダイの静電放電（ESD）サインオフのカバレッジをN2へ拡張する。さらに、クラウドベースのマルチプロセッサおよびGPUアクセラレーションによりターンアラウンドタイムを一層短縮し、マルチフィジックス設計チームが熱制約の厳しい複雑な3Dアセンブリに対して迅速に反復検討できるようにする。

拡張されたマルチフィジックスのシミュレーション/解析機能により、フォトニクス/電気/熱の各領域にわたるカバレッジが強化される。COUPE向けのソリューションは、光路シミュレーションのAnsys Zemax OpticStudio^®、フォトニックデバイス・シミュレーションのAnsys Lumerical™、電磁界抽出のHFSS-IC Pro、熱/電気の連成シミュレーションのRedHawk-SC Electrothermalに及ぶ。これらのツール群は一体となって、高帯域幅のデータセンター接続に向けたコパッケージド・オプティカル（CPO）ソリューションの設計を支援する。

設計生産性および開発期間（Time-to-Results）の加速

シノプシスはTSMCと協業し、TSMCのA14プロセスに対応してFusion Compiler™にAIエージェント型の実行支援機能を適用している。NanoFlex Proアーキテクチャを用いることで、設計フローの各段階におけるタイミング改善の機会を特定し、より高いQoRを実現することを目的とする。加えて、IC Validator™によるAIアシストのフィジカル検証のイネーブルメントも進行中であり、DRC違反の特定と解決を加速し、より迅速にテープアウト品質の結果を得ることを目指している。

先端/特殊用途/車載向けTSMCノードに対応した広範なIPポートフォリオ

今年、シノプシスは重要な技術革新によりIPポートフォリオを大幅に進化させ、AI、データセンター、エッジデバイス、車載市場に向けた高性能コネクティビティ分野でのリーダーシップを一層強化した。主要なフォトニクス協業を通じて、コパッケージド・オプティカル（CPO）EthernetおよびUALinkを可能にする224G IPソリューションを発表し、次世代の光電融合システムに求められる帯域幅需要に対応する。さらに、TSMCのN5、N3P、N2Pプロセスにおいて、PCIe 7.0、HBM4、224G、DDR5 MRDIMM Gen2、LPDDR6/5X/5、UCIe 64G、M-PHY v6.0といったIPで、複数のファースト・シリコン（シリコン一発完動）を達成し、性能/電力効率/スケーラビリティの新たな水準を確立した。

また、TSMC社のN3PおよびN2Pプロセス向けに、業界をリードするシリコン実証済みのファウンデーションIPポートフォリオを拡充し、低消費電力データセンター、AIアクセラレータ、モバイルネットワーク、先端クラウド・コンピューティング・プラットフォームを実現する組込みメモリー、ロジックライブラリ、IOを提供する。市場での採用実績、業界トップクラスのPPA、ならびにN6からN3に至るコンパクトな「C」ノードにわたる堅牢なロードマップを背景に、シノプシスのファウンデーションIPは次なる半導体イノベーションの波を支える準備が整っている。

さらに、N5Aにおける完全なUCIe IPのASILBソリューションを投入することで、車載分野でのリーダーシップを強化した。これは、次世代車載SoCに向けて、TSMC社のN5AおよびN3Aノード上で提供する高信頼性のインターフェイスIPおよびファウンデーションIPのラインアップを補完するものであり、急成長する車載チップレット・エコシステムにおけるリーダーシップをさらに確かなものとする。

関連情報

• ブログ：TSMCのN2Pプロセスにおけるシノプシス M-PHY v6.0 IPのシリコン立ち上げ

https://www.synopsys.com/blogs/chip-design/complete-ufs-5-0-m-phy-v6-0-ip-solution-storage.html

• ブログ：TSMC　N2Pプロセスで、10.67 Gb/sにおけるLPDDR6のRead/Writeアイダイアグラム

https://www.synopsys.com/blogs/chip-design/delivering-lpddr6-read-write-eyes-10-6-gbps.html

• ウェビナー：エグゼクティブ（シノプシス、TSMC社、他）の視点

画期的なAIイノベーションの最前線にいる専門家のAIハードウェアに向けたシリコン/システム・エンジニアリングに関する洞察

https://www.synopsys.com/webinars/silicon-systems-innovation-ai.html

• 北米を始め各国で開催されるTSMC 2026 Technology Symposiumに出展

https://www.synopsys.com/events/tsmc-symposium.html

シノプシスについて

Synopsys, Inc. (Nasdaq上場コード: SNPS）は、シリコン to システムのエンジニアリング・ソリューションのリーディング・カンパニーであり、AIを活用した製品の迅速なイノベーションを支援し、業界をリードするシリコン設計/IPならびにシミュレーション/解析ソリューション、設計サービスを提供している。幅広い業界の顧客企業と緊密に連携して、その研究開発能力と生産性を最大化し、明日の創造性に火をつける今日のイノベーションを推進している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。