ニュースリリース - 2025年4月23日

2025年4月23日 カリフォルニア州サニーベール発 - シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、AIチップならびに3Dマルチダイの設計技術革新を加速するために、TSMC社の最先端プロセスならびにパッケージング技術向けの堅牢なEDA/IPソリューションの開発で継続しているTSMC社との密接な協業について発表した。

最新の協業の結果、設計生産性ならびに最適化能力を向上させるTSMC A16ならびにN2Pプロセス認証済みデジタル/アナログ設計フローが実現する。Synopsys.ai™とTSMC A14プロセス向けEDAフロー開発の早期段階の成果を活用したフローとなる。シノプシスとTSMC社は、既存のN3P設計ソリューションをベースに、新たに発表されたTSMC N3C技術のツール認証にも取り組んでいる。またTSMC認証済みのシノプシス 3DIC Compilerは、ダイを超高密度に3D積層させた半導体設計を加速するため、3Dblox、ならびに5.5倍のレチクル・インターポーザ・サイズを持つCoWoS技術をサポートする。さらにシノプシスは、TSMC社の最先端プロセスに対応した完全かつシリコン実証済みのIPソリューションを提供しており、設計者が次世代設計に必要な機能をチップに迅速に統合し、最少の消費電力で最高の性能を実現できるよう支援している。

シノプシス　ストラテジ＆プロダクトマネージメント担当上級副社長　Sanjay Baliは次のように述べている。「当社とTSMC社は、最先端プロセス・テクノロジに最適化したミッション・クリティカルなEDA/IPソリューションを提供することによって、オングストローム設計に向かう半導体業界の技術革新ペースを加速させるお手伝いをしています。両者は協力して、エンジニアが技術の限界を押し広げ、設計目標を達成し、製品をより早く市場に投入可能にするため、未来に備えたソリューションをご提供しています」

TSMC社　Advanced Technology Business Development　シニア・ディレクター　Lipen Yuan氏は次のように語っている。「最先端のSoC設計で高い結果品質を達成し、迅速な市場投入を実現することが、当社とシノプシス社の長年にわたる協業の礎となっています。シノプシス社のようなOpen Innovation Platform®（OIP）デザイン・エコシステム・パートナーとの緊密な協力は、両社共通のお客様がTSMCの先進プロセスで設計目標を達成あるいは超えるために必要とされる認証済み設計フローと高品質IPを提供するために不可欠です」

TSMC社のオングストローム・プロセス向け設計をジャンプスタート

TSMCのA16ならびにN2Pプロセスで認証済みのシノプシス・デジタル/アナログ設計フローにより、設計品質の最適化が実現し、アナログ・デザインのプロセス移行が加速する。認証済みの背面配線機能により、設計者はTSMC A16プロセスを活用して、より最適な電力分配や性能向上を実現できる。パターンベースのピンアクセス手法もA16ならびにN2Pノード向けに強化されており、より省面積で競争力のあるデザインを実現できる。シノプシスのFusion Compilerは、周波数最適化（Fmax）エンジンとインテリジェントなリーガライゼーション・テクノロジの強化によって性能が向上しており、N2P向けデザインの更なる最適化を実現できる。

また、TSMC社のA14プロセスに対応したEDAフローの実現に向けた継続的なコラボレーションは、堅牢で高性能な設計を実現できるEDAフローを提供するというシノプシスのコミットメント継続の証である。

シノプシスのフィジカル検証サインオフ・ソリューション IC Validator™は、設計ルールチェック（DRC）、レイアウト vs スケマティック（LVS）チェックといった諸機能も含めて、A16ならびにN2Pプロセスで認証済みである。さらに、IC Validatorの大容量エラスティック・アーキテクチャは、PERC（Programmable Electrical Rule Checker）機能のシームレスな拡張によって、より短時間でTSMC N2Pの静電気放電（ESD）検証を実行できる。またシノプシスとTSMCは、3Dblox規格に対するIC Validator 3DICソリューションの認証でも協業している。

チップレット3D統合の導入を推進

シノプシスとTSMC社は、3DIC CompilerのCoWoSテクノロジ対応を通じて、半導体イノベーションをリードしている。CoWoSは、史上初となる5.5倍のレチクル・インターポーザ・サイズをサポートしている。これは顧客の設計で実証済みのテクノロジである。この協業により、ウエハー・オン・ウエハーおよびチップ・オン・ウエハーの高度なパッケージングを使用して、次世代HPCおよびAIチップで要求されるコンピューティング性能要件を満たすことが可能となる。2.5Dおよび3Dマルチダイ設計へのシームレスな移行を実現するために、3DIC Compilerは3Dbloxをサポートしており、分析ベースでの実現可能性の検討、プロトタイピング、フロアプランニングのための単一の環境を提供する。これにより、超高密度な内部配線を実行する高効率な自動配線が可能となり、生産性が向上する。また3DIC Compilerには、電力/熱/信号整合性の解析を実行するAnsys社のシミュレーション・テクノロジを用いたマルチ・フィジックス・サインオフ解析ソリューションが統合されている。

業界で最も包括的なインターフェイスIPおよびファウンデーションIPポートフォリオにより開発リスクを軽減

シノプシスは、TSMCのN2/N2Pプロセス向けに最高性能を最少電力で実現する業界最高水準のインターフェイスIPおよびファウンデーションIPソリューションを提供しており、多くの顧客企業で採用されている。シノプシスのIPを組み込んだデザインは数千に上っており、シノプシスとTSMC社は、顧客企業が厳しい電力/性能/面積の目標を達成しながら、IPのチップ統合リスクを低減できるよう支援し続けている。シノプシスの完全かつシリコン実証済みのIPソリューションは、1.6T Ethernet、PCIe 7.0、UCIe、HBM4、USB4、DDR5、LPDDR6/5X/5、MIPIなどの主要な標準規格に準拠しており、組込みメモリー、ロジック・ライブラリ、IOとともに、初回でのシリコン成功のための低リスクな道を提供している。さらにシノプシスは、IPソリューション・ポートフォリオを拡大し、シノプシスが業界をリードするPCIeおよびEthernet IPに基づいた標準規格準拠のUALinkおよびUltra Ethernet IPもポートフォリオに加えた。シノプシスのシリコン実証済みの224G PHY IPは、高性能コンピューティング（HPC）システムのバックボーンとして、光接続および銅配線接続を含めた広範なエコシステムの相互運用性を実現しており、高度なHPCおよびAIチップの早期実用化を可能にしている。

関連情報

シノプシスは、本日サンタクララ開催されるTSMC Tech Symposium Forumでいくつかのデモを実施する（ブース番号：408）。詳細は、シノプシスのTSMC Tech Symposiumイベントページより入手可能。

シノプシスについて

シノプシス（Nasdaq: SNPS）は、電子設計自動化からシリコンIP、システム検証ならびに妥当性確認に至る、信頼性の高い包括的なシリコン to システム設計ソリューションの提供により、広がりゆく知の時代を切り開いている。幅広い業界の半導体およびシステム開発企業との緊密な協業を通じて、その研究開発能力と生産性を最大限にまで高め、明日の創造力に火をつける今日のイノベーションに貢献している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。