ニュースリリース 2014年4月24日

シノプシス、高性能・低消費電力のモバイル機器用SoC向けに業界初の包括的なLPDDR4 IPソリューションを発表

PHY IP、コントローラIP、検証用IPからなるIPソリューションにより、 ハイエンドのスマートフォンやタブレット端末で最大3200Mbpsのスピードを実現可能に

概要

• LPDDR4規格をサポートし、低消費電力で最大3200Mbpsを実現
• LPDDR3やDDR3/4 SDRAMとの下位互換性により、SoC設計者は特定のSDRAM規格から新しい規格へ柔軟に移行可能
• Package-on-package (PoP)のサポートにより、スマートフォンに組み込まれるプリント基板の面積を削減、またMemory-on-PCBサポートによりタブレット端末、ノートPC、超軽量PCのメモリー帯域や容量が向上
• LPDDR4 multiPHY(I/O含む)、Enhanced Universal DDRメモリーコントローラ、検証用IPを提供し、さらに早期IP統合と開発期間短縮をサポートするためのハードニング・サービスやシグナルインテグリティ確保サービスも提供する完全なLPDDR4 IPソリューション
• 過去15年以上にわたって800以上の顧客企業デザイン・ウィン・サポートで培ってきた幅広い実績を元に開発したLPDDR4 IPソリューション

2014年4月23日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、業界初となる完全なLPDDR4 IPソリューションを発表した。このDesignWare LPDDR4 IPソリューションは、LPDDR4 multiPHY、Enhanced Universal DDRメモリーコントローラ（uMCTL2）、検証用IP（VIP）を提供し、さらにハードニング・サービスやシグナルインテグリティ確保サービスも提供する。DesignWare LPDDR4 IPソリューションは、最大3200Mbpsの動作スピードや消費電力削減機能など重要なLPDDR4機能を全てサポートしており、モバイル機器向けSoCや画像処理プロセスを頻繁に行う必要のあるSoCに低消費電力メモリー・ソリューションを提供する。

Micron Technology社　DRAMアーキテクチャ担当ディレクタ　Dan Skinner氏は次のように語っている。「LPDDR4テクノロジにより、わくわくするような実体験に近い高度な画像処理性能を備えた、より消費電力の低い新しいモバイル機器の開発が可能になります。当社は、この新しいメモリー技術の実現を先導しており、当社の顧客企業各社は、規格策定が完了する前という早い段階で完全なLPDDR4 IPソリューションを提供してくれるシノプシス社のソリューションを活用することにより、製品化への最短距離に立つことになるでしょう。当社とシノプシス社は、こうした革新的なモバイル機器開発の早期立ち上げを実現するために、LPDDR4 エコシステムの構築で協力しています」

DesignWare LPDDR4 IPソリューションは、最大3200Mbpsのデータ・レートに対応しているため、より高速動作のプロセッサ、高解像度ディスプレイ、高解像度動画、高速画像処理が必要なモバイル機器といったアプリケーション向けSoCに求められる要件を満たすことができる。高速周波数でのスイッチングが、デバイス負荷に耐えうるメモリー帯域を可能にし、性能と消費電力を最適化することができる。また、様々な消費電力削減機能を駆使してビットあたりの消費電力を削減している。パワーダウン/自動リフレッシュ/ディープパワーダウンなどの低消費電力モードのサポート、クロックゲーティング、PHYの使用されていない部分をパワーダウンする機能などである。こうした機能により、モバイル機器のバッテリー消費を抑え、薄くて軽い機器を求めてやまない消費者の期待に応えることができる。

DesignWare LPDDR4 IPソリューションは、LPDDR3やDDR3/4 SDRAMとの下位互換性により、開発リスクを抑え、SoC設計者は特定のSDRAM規格から新しい規格へ柔軟な移行が可能となる。またPHYを分割実装できるため、設計者は、LPDDR4 IPをSoCの周辺部に配置できる。これにより、面積効率の高いPoPを構築できるようLPDDR4インターフェイスを最適化でき、前世代のモバイル・メモリーから低リスクで機能アップできる。さらに設計者は、LPDDR4 multiPHYのハードニングや、シリコン/パッケージ/プリント基板間のシグナルインテグリティ解析を実行するにあたって、シノプシスが提供するハードニング・サービスやシグナルインテグリティ確保サービスを利用することができる。これにより、IPの統合が容易になり、最新のマニュファクチャリング・テクノロジの採用に伴うリスクを削減できる。

シノプシス　IP＆システム・マーケティング担当副社長 John Koeter は次のように述べている。「我々は、最先端の機能、最先端のプロセス・テクノロジに対応したIPのご提供に注力しています。今回のLPDDR4 IPソリューションは、当社が過去15年にわたってDDR IPを開発し、またお客様のSoCへの統合をお手伝いしてきた中で築き上げてきた経験をベースに開発したものです」

提供可能時期
LPDDR4規格準拠のDesignWare Enhanced Universal DDRコントローラIPは既に提供を開始している。主要な16nm FinFETプロセス・テクノロジをサポートしたDesignWare LPDDR4 multiPHY IP、ならびに検証用IPは、2014年の第3四半期の提供開始を予定している。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル・コントローラIP/PHY/検証用IPからなる完全なインターフェイス (業界標準プロトコル) IP、アナログIP、組込みメモリー、ロジック・ライブラリ、プロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ・ソフトウェア、トランザクション・レベル・モデルそしてバーチャル・プラットフォームも提供している。また、FPGAベースのハードウェア・プロトタイピング・ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル・プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。