ニュースリリース - 2017年3月21日

TSMC社 7nmプロセスでのシノプシス IC Compiler II の認証が完了

TSMC社がGalaxyデザイン・プラットフォームの7nm デジタル/サインオフ/カスタム設計ツールを認証

概要

• ハイパフォーマンス・コンピューティング（HPC）デザインのためのTSMC社の革新的なVia Pillarフローに対応したDesign Compiler® GraphicalならびにIC CompilerTMII
  
• GalaxyTMデザイン・プラットフォームの波形伝播テクノロジ（AWP）ならびにパラメトリック・オンチップ・バリエーション（POCV）テクノロジにより、低電圧デザインを実現
  
• Custom CompilerTM がTSMC社の7nmプロセス認証を取得
  

2017年3月13日 カリフォルニア州マウンテンビュー発 – シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、TSMC社が、同社の7nm FinFETテクノロジ V1.0へのシノプシス Galaxyデザイン・プラットフォームの対応を認証したと発表した。

Design Compiler GraphicalならびにIC Compiler IIを核にした両社のさらなる協業により、コンピューティング能力重視の幅広いデザインで性能向上を実現できる7nmノードの顧客企業に対して、TSMC社HPC設計メソドロジの提供が実現した。この協業成果により、設計者は次世代製品の開発を加速できるようになった。

プロセス、性能、歩留まりの向上には大幅な技術革新が不可欠であり、ビア構造を設計フローの全域にわたってシームレスにサポートするための広範囲にわたる協業が7nmデザインならびに7nm HPCフロー実用化の鍵を握る。今回の設計ソリューションには、性能検討とビア構造のwhat-if解析のための各種機能が搭載されており、Design Compiler Graphical、ビア自動生成/挿入を行うIC Compiler II、最終的なタイミング・サインオフECO段階でビア構造を維持/改善するPrimeTime^® ECOの組み合わせで、こうした機能を実現している。今回のシノプシスとTSMC社の協業により、7nmプロセスによる高性能・高信頼性デザインのための革新的な設計メソドロジが実現した。

低消費電力化のニーズに対応するために、パラメトリック・オンチップ・バリエーション・テクノロジと協調動作する（最先端ノードでの波形の歪みを正確にモデル化する）最先端・波形伝播テクノロジを提供するGalaxyデザイン・プラットフォームは、フロー全体を通じて低電圧設計機能を提供している。

IC Compiler II は、PrimeTimeのスタティックタイミング・サインオフ解析テクノロジを活用して、デザイン・クロージャー・フェーズでサインオフ精度のタイミングを維持したフィジカル設計を実行する。Galaxyデザイン・プラットフォーム上では、マルチビット・メソドロジや最先端のクロック/データ同時最適化機能といったTotal-Power-Optimizationテクノロジがフロー全体を通じて適用されるため、設計者は、高度に差別化された低消費電力デザインを実現することができる。

PrimeTimeのフィジカル設計考慮のECO機能にも7nm対応のエンハンスメントが施されており、ECOで配置したセルのピン・トラック調整やリーク電流のリカバリー機能といった、最新プロセスで必要となる設計手法を提供している。

TSMC社　デザイン・インフラストラクチャ・マーケティング担当　シニア・ディレクター　Suk Lee氏は次のように語っている。「7nmプロセス・テクノロジで適用できる設計ツールや関連技術の提供を目的としたシノプシス社との長期間に渡る協業が完了しました。これで、設計者の皆様は早期テープアウトを実行可能となりました」

シノプシス　デザイン・グループ　プロダクト・マーケティング担当副社長　Bijan Kianiは次のように述べている。「今回の協業では、TSMC社の革新的な7nm高性能/低消費電力テクノロジを最大限活用しました。その結果、お客様各社では、Galaxyデザイン・プラットフォームをご活用いただき、7nmプロセスでの高品質な量産デザインに取り組むことが可能となりました」

TSMC 7nmプロセス認証を取得したGalaxyツール群とその主要機能は以下のとおり。

• 配置配線ソリューション IC Compiler II
  フルカラー対応の配線/抽出機能、配線端スペーシングを最小化するためのカットメタル・モデリング、フロー全体で適用可能なVia Pillarテクノロジ
  
• スタティックタイミング・サインオフ解析ソリューション PrimeTime 
   HPCデザインのための最新バリエーション・モデリング機能、低電圧サポート、Via Pillar ECOテクノロジを活用したサインオフ精度タイミング解析
  
• RC抽出ソリューション StarRCTM
  カラーリング考慮の最先端バリエーション・モデリング、高性能デザインのためのVia Pillarサポート、必要な精度に対応できる最新FinFET MEOL寄生モデリング
  
• フィジカル検証サインオフ・ソリューション IC Validator 
  DRCならびにLVSサインオフのための認証済みフィジカル検証ランセット、カットメタルならびにフィル/シグナル・スペースのサポート
  
• 回路シミュレータ HSPICE®、CustomSimTM、FineSim® 
  発熱/経年劣化の影響やモンテカルロ特性のFinFETデバイス・モデリング、アナログ/ロジック/高周波/SRAM回路の高精度シミュレーション
  
• カスタム設計ソリューション Custom Compiler
  フルカラー対応のインタラクティブ配線機能、DRCならびに配線密度レポート、カラーリング考慮のエレクトロマイグレーション/寄生情報レポート
  
• カスタム・タイミング解析ソリューション NanoTime 
  7nmエンベデッドSRAM向けのSPICE精度のトランジスタレベル・スタティックタイミング解析、メッシュ構造電源配線のビア接続の寄生モデリング
  
• カスタム機能検証ソリューション ESP-CV 
  7nm SRAM/マクロ/ライブラリセルのためのトランジスタレベル・シンボリック等価性チェック
  
• 信頼性解析ソリューション CustomSimTM 
  カラーリング考慮のEMルールならびに最先端ビアに対応したダイナミック・トランジスタレベルIRドロップ/エレクトロマイグレーション解析
  
• 信頼性解析ソリューション PrimeRailも、最先端セル電流モデリングによる信号ならびにパワーグラウンドIRドロップ/エレクトロマイグレーションのゲートレベル・スタティック/ダイナミック解析に対応。発熱考慮の解析機能はTSMC社と開発中
  

シノプシスについて
Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。