ニュースリリース - 2017年12月14日

シノプシスとHelic、電磁効果を考慮した統合アナログ/RFカスタム設計フローの提供を開始

Helicのツール群とシノプシス・カスタム・デザイン・プラットフォームの統合により、堅牢なデザインの実現が加速

概要

• シノプシスのCustom Compiler™とHelicのRFデバイス・シンセシス・ツール、EM寄生抽出ツール、EMモデリング・ツールが統合

• シノプシスのStarRC™とHelicの3D RLCKからの寄生抽出情報の統合により、EM解析のための統合ネットリストを生成

• 高周波RF回路の堅牢性検証/解析を実現する包括的なRFシミュレーション/解析機能を提供するシノプシスのHSPICE^®ならびにCustom WaveView™

2017年12月14日 カリフォルニア州マウンテンビューおよびサンタクララ発 - シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）ならびにHelic, Inc.は本日、HelicのRFデバイス・シンセシス・ツール VeloceRF™、EMモデリング・ツール RaptorX™、EM寄生抽出サインオフ・ツールExalto^®とシノプシス・カスタム・デザイン・プラットフォームを統合したソリューションの提供で協業していることを発表した。この協業の成果は、電磁（EM：electromagnetic）効果考慮のレイアウトならびにミックスドシグナル/アナログ/RFデザインの解析を実現する完全なソリューションとして結実している。

旭化成エレクトロニクス株式会社　製品基盤技術部　 部長　富岡幸治氏は次のように語っている。「弊社のカスタム設計フローはシノプシス社のCustom Compilerをベースに構築しており、Helic社のRF回路設計/検証ソリューションも活用しています。今回の電磁効果考慮の統合フローにより、弊社では、イノベーションのペースを加速し、かつデザインの堅牢性も強化できると確信しています」

シノプシスとHelicのEM考慮フローを使用することにより、設計者は、Custom CompilerのGUIを活用し、単一もしくは複数のインダクタによるスパイラル構造を持ったデザインでVeloceRFを用いてデザインルール・チェックに則ったレイアウトを生成することができる。またVeloceRFは、Custom Compiler上で使用できるスケマティック・シンボルならびにシミュレーション・モデルや、生成したデバイスをIC Validatorで検証するためのLVSルールも生成する。またこのフローには、HelicのRaptorXも緊密に統合されているため、電磁効果をインデザインで解析しつつレイアウトを進めることができる。電磁効果を早期に考慮することにより、サインオフ検証でのイタレーションを削減することができる。またExaltoのEM寄生抽出エンジンは、シノプシスのStarRCと連携して、RFシミュレーションのための完全なRLCK寄生ネットリストを生成する。シノプシスのカスタム・デザイン・プラットフォームのユーザーは、シノプシスのCustom WaveViewの解析結果とHSPICEを使って回路の周波数領域のシミュレーションを実行することができる。

HelicのCEO　Yorgos Koutsoyannopoulosは次のように述べている。「高いデータ帯域をもつ高周波回路の設計者は、フィジカル設計フローの早期に、またフロー全体を通じて詳細な寄生抽出と電磁効果考慮の解析を行う必要があります。当社の電磁効果考慮のモデリング/解析/サインオフ・テクノロジをシノプシス社のCustom Compiler環境に統合することにより、過剰な設計マージンやガードバンドを回避することができ、シリコンになった時点で想定外の問題に遭遇するリスクを抑えることができます」

シノプシス　プロダクト・マーケティング担当副社長　Bijan Kianiは次のように述べている。「Custom Compilerを採用されるお客様の増加に合わせ、弊社では、設計環境をサポートしていくためのサードパーティー・エコシステムの強化拡充に積極的に取り組んでいます。今回の協業では、Helic社と緊密に協業し、電磁効果考慮のカスタム・デザイン・ソリューションの提供を実現しました」

提供可能時期

統合カスタム・デザイン・ソリューションを提供するHelicとシノプシスのツール群は、両社より既に提供を開始している。

シノプシスのカスタム・デザイン・プラットフォームについて

シノプシスのカスタム・デザイン・プラットフォームは、堅牢なカスタム・デザインの開発期間短縮を可能にする設計/検証ツールの統合環境である。カスタム設計ツールのCustom Compiler上に、業界をリードする回路シミュレーション性能と高速で使い易いレイアウト・エディターを統合しており、さらに寄生抽出、信頼性解析、フィジカル検証テクノロジも活用できる。主要な機能には、フィジカル考慮の設計機能、ビジュアル・アシスト・レイアウト機能、信頼性考慮の検証機能、IC Compiler™  II Custom Co-Design機能などが挙げられる。

フィジカル考慮の設計では、StarRCの寄生抽出テクノロジをシミュレーションとレイアウト工程に融合することにより、レイアウト前後でのシミュレーション結果のミスマッチを回避できる。またビジュアル・アシスト・レイアウト機能により、複雑な制約条件に縛られずレイアウトを自動化することができる。さらに、信頼性考慮の検証機能を活用することで、サインオフ精度のトランジスタレベルEM/IR解析、大規模モンテカルロ・シミュレーション、経年劣化解析、その他の検証チェックを実行して堅牢なデザインを実現できる。IC Compiler II Custom Co-Design環境では、シノプシスが提供するデジタル向けとカスタム向けの各種ツールを連携させてミックスドシグナルSoCの実装を進めることができる。

シノプシス・カスタム・デザイン・プラットフォームは、OpenAccessデータベース上に構築されており、サードパーティー・ツールとの統合のためのオープンなAPIも備えている。TCLやPython^®でのプログラミングにも対応している。プラットフォームを構成するツールは、回路シミュレータ HSPICE、FineSim^®、CustomSim™、FastSPICE、レイアウト/スケマティック・エディター Custom Compiler、寄生抽出ツール StarRC、フィジカル検証ツール IC Validatorである。詳細な情報は、http://www.customcompiler.info より入手可能。

Helicについて

Helic（本社：カリフォルニア州サンタクララ）は、高速動作のSoC、アナログ/RFデザインで問題となるクロストークの発生リスクを最小化するEDAソフトウェアを開発/提供している。アナログ/RFならびに高周波ICの設計者は、Helicが2000年から提供してきた最先端テクノロジを用いて、インダクティブ・デバイス（受動部品）の合成を実行し、シームレスなインターオペラビリティが確立された設計フローの中で電磁効果や寄生容量に起因する減少を迅速かつ高精度にモデル化してきた。ここ数年で顕著な周波数と帯域の増加に伴い、上位10社の半導体企業のSoC設計者の多くが、ワイヤレス機器、IoT機器、コンピューティング機器、車載製品、高速ネットワーク機器といったアプリケーション向けデザインのクロストーク解析にHelicのツールを活用している。
詳細情報は、http://www.helic.com/より入手可能。

シノプシスについて

Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。
詳細情報は、https://www.synopsys.com/ja-jpより入手可能。